日本造出1.4nm制程“光刻機”，靠譜嗎？

隨著 5G、IoT 及移動終端的快速迭代，高性能芯片需求激增，推動電路設(shè)計日益微細化。然而，鑒于傳統(tǒng)制造工藝能耗巨大，行業(yè)近年來迫切尋求一種兼顧圖形微縮與低功耗的全新制造方案。

近日，大日本印刷株式會社（DNP）宣布開發(fā)出一款線寬 10 納米的納米壓印光刻（NIL）模板。DNP 宣稱，該技術(shù)可支持 1.4 納米工藝級別的邏輯芯片圖形化需求，并有望在特定領(lǐng)域替代昂貴的極紫外光刻（EUV）工藝。

DNP 透露，目前已與半導(dǎo)體客戶啟動評估工作，計劃于 2027 年正式量產(chǎn)，目標是在 2030 財年實現(xiàn) NIL 模板銷售額達 40 億日元（約合人民幣 1.82 億元）。

（來源：DNP）

在 DNP 的公告中，自對準雙重成像（SADP）技術(shù)被視為此次突破的關(guān)鍵，其克服了傳統(tǒng)微縮瓶頸。該工藝利用電子束掩膜刻寫技術(shù)形成基礎(chǔ)圖形，再通過成膜與蝕刻工藝使圖形密度翻倍。結(jié)合 DNP 長期積累的光刻掩膜版制造底蘊與先進的晶圓工藝技術(shù)，成功達成了此次目標。

DNP 的前身秀英舍始于 1876 年，曾是日本引進西方活版印刷的先驅(qū)，長期承擔(dān)鈔票與書籍印制重任。二戰(zhàn)后，DNP 以前瞻性的“擴展印刷”理念重塑自我，將印刷重新定義為在任何基材上進行微細材料的精準涂布與定影。

基于此邏輯，DNP 曾在 1958 年利用蝕刻技術(shù)制造出電視機蔭罩，首次跨界電子領(lǐng)域。隨后，公司將精美畫冊的制版技術(shù)升級為半導(dǎo)體光刻掩膜版；將色彩管理優(yōu)勢轉(zhuǎn)化為屏幕彩色濾光片；將包裝涂布工藝演進為鋰電池軟包。自 2003 年以來，DNP 一直致力于開發(fā)納米壓印光刻模板，并與佳能有所合作。

要理解 DNP 此次突破的分量，首先必須看清目前橫亙在芯片制造面前的那座大山——極紫外光刻（EUV）。

作為目前人類制造先進制程芯片的唯一量產(chǎn)工具，EUV 光刻機被譽為“半導(dǎo)體工業(yè)皇冠上的明珠”。其核心原理是利用波長僅為 13.5 納米的極紫外光，像一臺原子級別的超精密照相機，將復(fù)雜的電路圖投射并雕刻在硅晶圓上。沒有它，無論是蘋果的 A 系列芯片，還是英偉達的 AI 算力核心，都無法突破 7 納米的物理制程極限。

然而，目前荷蘭的 ASML 是全球唯一能生產(chǎn) EUV 光刻機的企業(yè)，牢牢扼守著高端芯片制造的入場券。其 2024 年年報披露：當(dāng)年凈系統(tǒng)銷售中包含 44 臺 EUV 系統(tǒng)。

（來源：ASML 2024 年報）

這種壟斷地位伴隨著驚人的成本門檻：一臺標準 EUV 光刻機的售價高達 1.5 億至 2 億美元，而為了沖擊 2 納米工藝研發(fā)的新一代 High-NA EUV 設(shè)備，單價更是飆升至 3.8 億美元。

除了系統(tǒng)集成商 ASML，德國蔡司獨家供應(yīng)著極致精密的光學(xué)鏡頭系統(tǒng)，而日本企業(yè)（如 JSR、東京應(yīng)化、豪雅等）則在光刻膠、掩膜版等關(guān)鍵材料端占據(jù)統(tǒng)治地位。至于買家，全球僅有臺積電、三星和英特爾等少數(shù)幾家巨頭有財力組建 EUV 產(chǎn)線。

不同于 EUV 極度復(fù)雜的光學(xué)投影系統(tǒng)，NIL 走出了一條完全不同的路徑：由刻轉(zhuǎn)壓。其核心原理類似于物理蓋章：利用刻有電路設(shè)計微觀結(jié)構(gòu)的模板（母版），直接壓入涂有感光樹脂的基板表面，通過物理接觸轉(zhuǎn)印出超微細的圖案。

NIL 于 1995 年誕生，當(dāng)時普林斯頓大學(xué) Stephen Chou 提出大膽設(shè)想：避開復(fù)雜的光學(xué)衍射極限，直接用模具壓出電路。 這一方案在實驗室輕松實現(xiàn)了 10 納米以下分辨率，被視為挑戰(zhàn)摩爾定律的顛覆性創(chuàng)新。

然而，工業(yè)化之路布滿荊棘。物理接觸帶來的顆粒污染與套刻精度難題，讓 NIL 難以滿足 CPU 制造的嚴苛要求。在 ASML 光刻機的統(tǒng)治下，NIL 轉(zhuǎn)而在 LED 襯底、機械硬盤磁道以及生物芯片等細分領(lǐng)域?qū)ふ疑婵臻g。

真正的轉(zhuǎn)折點發(fā)生在 2014 年。在光刻機戰(zhàn)場失利的佳能決定孤注一擲，收購了 NIL 技術(shù)的領(lǐng)頭羊 Molecular Imprints，試圖另辟蹊徑挑戰(zhàn) ASML。

隨后，日本 NIL 聯(lián)盟悄然成型：佳能負責(zé)制造壓印設(shè)備，DNP 與 Toppan 負責(zé)攻克高精度模板，而 Kioxia 則在產(chǎn)線上進行長達十年的實戰(zhàn)驗證。直至 2023 年，佳能交付首臺商業(yè)化設(shè)備，號稱可以生產(chǎn) 5 納米及更先進的芯片。

其工藝流程簡潔明了。壓印，將模板精準壓向預(yù)涂光敏樹脂的基板；固化，使用紫外線照射，使樹脂瞬間硬化定型；脫模，分離模板，留下完美的納米級樹脂圖案；轉(zhuǎn)印，以樹脂圖案為掩膜進行蝕刻，將電路“轉(zhuǎn)移”至硅片本體。

這一技術(shù)路線直接擊穿了 EUV 的四大痛點：建線貴、曝光貴、能耗高、生態(tài)門檻高。數(shù)據(jù)顯示，與目前主流的浸沒式氬氟（ArF）光刻及昂貴的極紫外（EUV）光刻工藝相比，NIL 工藝能將電力消耗大幅降低至約十分之一。

（來源：DNP）

僅從理論層面來看，NIL 確實具備應(yīng)用于尖端芯片圖形化工藝的潛力。它是極少數(shù)能夠達到 EUV 級分辨率，且暫未表現(xiàn)出明顯阻礙大規(guī)模量產(chǎn)特征的技術(shù)之一。此外，相較于 EUV 光刻機，NIL 設(shè)備結(jié)構(gòu)更為精簡，制造成本更低，能耗也顯著減少。

然而，在全面盤點各項技術(shù)障礙后，半導(dǎo)體研究機構(gòu) Semianalysis 得出結(jié)論：NIL 目前的工藝規(guī)模與穩(wěn)健性，尚不足以支撐尖端邏輯芯片與存儲芯片的制造需求。

（來源： Semianalysis）

最根本的制約因素之一在于掩膜版的耐用性。由于涉及物理接觸，昂貴的掩膜版極易損耗。盡管宣稱壽命很長，但在實際生產(chǎn)中可能僅能維持 50 片晶圓左右，這導(dǎo)致成本居高不下。

第二大核心難題是套刻精度不足。物理壓印會導(dǎo)致晶圓微小形變，使得多層電路的對準誤差高達實際需求的四倍。

即便解決了掩膜壽命與套刻精度的物理難題，NIL 仍面臨“圖形保真度”的挑戰(zhàn)。接觸式工藝天生容易引入顆粒污染，這對良率是致命打擊。

此外，NIL 的生態(tài)系統(tǒng)尚未成熟。在光刻膠、壓印材料、固化工藝及圖形轉(zhuǎn)移（刻蝕/沉積）等環(huán)節(jié)，NIL 的配套成熟度遠不及光學(xué)光刻，后者坐擁數(shù)十年積累的深厚工藝經(jīng)驗。

最后，盡管 NIL 在設(shè)備成本與功耗數(shù)據(jù)上頗具吸引力，但其生產(chǎn)效率相比 EUV 光刻機仍是短板。例如，佳能 NIL 設(shè)備的標稱產(chǎn)能在單機模式下約為每小時 25 片晶圓，集群配置下約為每小時 100 片。相比之下，現(xiàn)今 EUV 光刻機的速度至少是其兩倍，且 ASML 計劃在未來幾年內(nèi)將產(chǎn)能提升至每小時 400 到 500 片。

佳能雖于 2023 年交付了首臺商業(yè)化設(shè)備，但目前的公開客戶僅為科研機構(gòu)（得克薩斯電子研究所），這也側(cè)面印證了行業(yè)對其大規(guī)模量產(chǎn)能力的謹慎態(tài)度。

這一系列因素疊加，注定了 NIL 目前尚無法滿足先進制程節(jié)點的生產(chǎn)要求。然而，這絕不意味著 NIL 毫無用武之地。

在眾多對套刻精度與缺陷率容忍度相對較高的應(yīng)用場景中，NIL 仍大有可為，比如適用于次先進制程的邏輯芯片或存儲芯片制造；以及在微光學(xué)元件、微機電系統(tǒng)、傳感器以及超透鏡的特殊圖形化工藝中，NIL 具備獨特優(yōu)勢。

1.https://www.global.dnp/zh-CHS/news/detail/20177718_4126.html

2.https://bits-chips.com/article/dnp-unveils-10-nm-nanoimprint-template-for-next-gen-chip-production/

3.https://ourbrand.asml.com/m/79d325b168e0fd7e/original/2024-Annual-Report-based-on-US-GAAP.pdf=1

4.https://newsletter.semianalysis.com/p/nanoimprint-lithography-stop-saying