立訊技術(shù)全新PCIe 6.0 CEM連接器，以SI優(yōu)秀表現(xiàn)“重定義”高速互連行標(biāo)

在當(dāng)前數(shù)字化浪潮中，人工智能、云計算、大數(shù)據(jù)等新興技術(shù)蓬勃發(fā)展，數(shù)據(jù)中心作為這些技術(shù)的核心支撐，正面臨前所未有的挑戰(zhàn)與機(jī)遇。隨著數(shù)據(jù)量的呈指數(shù)級增長，數(shù)據(jù)中心對高速、高效的數(shù)據(jù)傳輸需求變得極為迫切，這不僅關(guān)乎數(shù)據(jù)處理的效率，更決定著整個數(shù)據(jù)中心的性能與競爭力。

OpenAI 最新研究表明，以高級大模型訓(xùn)練為代表的AI 算力需求正以每3-4個月翻番的速率呈指數(shù)級增長，并驅(qū)動數(shù)據(jù)中心加速向下一代智算中心升級。與此同時，作為AI服務(wù)器、存儲陣列及網(wǎng)絡(luò)設(shè)備內(nèi)部高速互連標(biāo)準(zhǔn)的PCIe也正加速技術(shù)迭代，不斷刷新內(nèi)部高速互連傳輸能力，以助力數(shù)據(jù)中心打造起更加快速運(yùn)轉(zhuǎn)的“AI算力神經(jīng)網(wǎng)絡(luò)”。在此背景下，PCIe 6.0 憑借其顯著優(yōu)勢，成為滿足數(shù)據(jù)中心需求的關(guān)鍵技術(shù)，而立訊技術(shù)的 PCIE 6.0 CEM 連接器產(chǎn)品，也將在這一技術(shù)浪潮中展現(xiàn)其獨(dú)特價值 。

“魚與熊掌”如何得兼？

64GT/s高帶寬伴生信號完整性嚴(yán)峻挑戰(zhàn)

與之前PCIe 5.0采用的傳統(tǒng)NRZ編碼方式不同，PCIe 6.0通過采用全新的PAM4編碼方式，將信號電平從2級擴(kuò)展至4級，在同樣的波特率條件下，PAM4信號比特速率是NRZ信號的兩倍，傳輸效率提高一倍，實(shí)現(xiàn)了傳輸速率從32GT/s到64GT/s的翻倍躍遷。但更高的速率和更復(fù)雜的PAM4調(diào)制方式也對高速接口的信號完整性帶來更為嚴(yán)峻的挑戰(zhàn)。

PCIe 6.0采用PAM4編碼實(shí)現(xiàn)每符號2比特傳輸，但PAM4的4個電平間距僅為NRZ的1/3，信號眼圖閉合風(fēng)險顯著增加，信號抗干擾能力下降，對噪聲和串?dāng)_敏感度提高。實(shí)驗數(shù)據(jù)顯示，在32dB通道損耗預(yù)算下，PAM4信號的信噪比(SNR)較NRZ下降9dB，誤碼率(BER)從1E-12惡化至1E-6。

圖1：PCIe技術(shù)變化（調(diào)制格式） 圖2：PAM4 眼圖

因此，是否能夠克服損耗、串?dāng)_與抖動三大核心的信號完整性瓶頸挑戰(zhàn)，已成為衡量PCIe 6.0 CEM連接器能否真正助力系統(tǒng)整體實(shí)現(xiàn)高帶寬可靠傳輸?shù)年P(guān)鍵衡量參數(shù)。

“重定義”高速互連行標(biāo)

立訊技術(shù)PCIe 6.0 CEM信號完整性表現(xiàn)優(yōu)異

面對64GT/s超高速率與PAM4調(diào)制的嚴(yán)苛挑戰(zhàn)，該產(chǎn)品以優(yōu)異的信號完整性表現(xiàn)打破瓶頸，為 AI 服務(wù)器、存儲陣列及網(wǎng)絡(luò)設(shè)備提供穩(wěn)定、卓越的互連解決方案。

超低插損控制

通過觸點(diǎn)結(jié)構(gòu)設(shè)計與介電材料優(yōu)化，該產(chǎn)品實(shí)現(xiàn)了在16GHz頻點(diǎn)插損小于0.35dB（插損行業(yè)標(biāo)準(zhǔn)為0.5dB），可高度確保數(shù)據(jù)流的完整傳輸。

抗串?dāng)_設(shè)計

采用屏蔽片設(shè)計，近端串?dāng)_(NEXT)在16GHz以內(nèi)可抑制至-60dB以下（NEXT行業(yè)標(biāo)準(zhǔn)為-51.3dB），顯著提升了信號完整性。

阻抗精準(zhǔn)匹配

采用穩(wěn)定阻抗控制，可顯著降低信號反射，為256GB/s雙向帶寬（x16）提供純凈通道。

實(shí)測顯示，該產(chǎn)品信號完整性表現(xiàn)超越PCI-SIG 6.0標(biāo)準(zhǔn)要求，可為GPU集群、NVMe存儲及AI加速卡提供“零妥協(xié)”互連基礎(chǔ)。此外，該產(chǎn)品還實(shí)現(xiàn)了優(yōu)異的焊接能力，在回流過程中可以滿足0.10mm的共面性要求，展現(xiàn)了立訊技術(shù)在精密智造領(lǐng)域的領(lǐng)先優(yōu)勢。

“多維度”實(shí)現(xiàn)產(chǎn)品價值

從平滑升級、場景適配，到全生命周期支持

在實(shí)現(xiàn)產(chǎn)品行業(yè)領(lǐng)先的信號完整性表現(xiàn)的同時，立訊技術(shù)還憑借在高速互連產(chǎn)品設(shè)計、生產(chǎn)領(lǐng)域的先進(jìn)經(jīng)驗和應(yīng)用場景洞察，為其 PCIe 6.0 CEM連接器打造出多維度產(chǎn)品價值。

該產(chǎn)品不僅可向下兼容PCIe4.0 / PCIe5.0, 助力客戶系統(tǒng)平滑升級并保護(hù)現(xiàn)有投資，還可針對客戶不同應(yīng)用場景，提供PCIe CEM Standard和PCIe CEM Slim兩種產(chǎn)品類型選擇。不僅如此，除標(biāo)準(zhǔn) CEM 規(guī)格外，面向特殊應(yīng)用場景，立訊技術(shù)可交付包括不同產(chǎn)品固定腳高度以及位置和形態(tài)等在內(nèi)的靈活的定制化解決方案，并為客戶提供從產(chǎn)品設(shè)計、樣品試用、批量生產(chǎn)到技術(shù)培訓(xùn)的一站式服務(wù)與全生命周期支持。

PCIe CEM Standard和PCIe CEM Slim產(chǎn)品圖片

立訊技術(shù)PCIe 6.0 CEM連接器自試產(chǎn)以來，已被國內(nèi)外多家頭部服務(wù)器廠商、云計算平臺及數(shù)據(jù)存儲設(shè)備生產(chǎn)商采用，為超大規(guī)模并行計算任務(wù)提供了穩(wěn)定的鏈路保障，其出眾的價值表現(xiàn)，更贏得客戶一致好評。

從領(lǐng)先行業(yè)的前瞻性仿真設(shè)計研究，到實(shí)際產(chǎn)品的全球發(fā)布，立訊技術(shù)PCIe 6.0 CEM 連接器不僅是完成了一次產(chǎn)品的規(guī)范化升級，更折射出立訊技術(shù)對整個高速互連行業(yè)發(fā)展所持續(xù)發(fā)揮出的引擎作用。未來，人工智能、大數(shù)據(jù)、云計算等技術(shù)的不斷發(fā)展，對高性能互連解決方案的需求將日益迫切。立訊技術(shù)將以 PCIe 6.0 CEM 連接器的推出為新的起點(diǎn)，繼續(xù)致力于高速互連技術(shù)的領(lǐng)先創(chuàng)新和產(chǎn)品優(yōu)化，為行業(yè)的發(fā)展貢獻(xiàn)引領(lǐng)力量。

如需了解更多產(chǎn)品規(guī)格、樣品申請及技術(shù)支持，歡迎聯(lián)系立訊技術(shù)銷售及技術(shù)團(tuán)隊。讓我們一起，開啟高速互連的無限可能！

加入高頻高速參數(shù)討論群“加客服申請

線束行業(yè)參考學(xué)習(xí)資訊