南理工李強&李佳琦Energy：遺傳算法驅(qū)動的TSV布局設(shè)計優(yōu)化2.5D集成電路中的嵌入式冷卻

論文信息：

Hongxin Liu,Wei He,Weiqiang Niu,Jiaqi Li,Qiang Li.Optimization of embedded cooling in 2.5D integrated circuits through genetic algorithm-driven TSV layout design.Energy 332 (2025) 137265.

論文鏈接：

https://doi.org/10.1016/j.energy.2025.137265

Part.1

研究背景

隨著信息技術(shù)飛速發(fā)展，電子設(shè)備性能持續(xù)提升，對芯片集成度與運算能力的要求日益嚴(yán)苛。2.5D集成封裝技術(shù)作為一項關(guān)鍵進步，通過引入硅中介層實現(xiàn)芯片間的垂直互連，顯著提升了數(shù)據(jù)傳輸速度與封裝密度。然而，性能躍升伴隨而來的是功耗與發(fā)熱量的急劇增加，使得高效熱管理成為保障芯片可靠性、穩(wěn)定性及使用壽命的核心挑戰(zhàn)。

在2.5D封裝架構(gòu)中，硅通孔扮演著實現(xiàn)三維垂直電信號互連的核心角色，其布局與特性深刻影響整個封裝系統(tǒng)的散熱效能。TSV的熱性能不僅取決于自身材料屬性，還與周圍微通道冷卻結(jié)構(gòu)及冷卻液流動行為緊密相關(guān)。因此，對TSV布局進行深入研究與優(yōu)化，對于提升2.5D封裝的熱設(shè)計效率至關(guān)重要。

為應(yīng)對高熱流密度散熱難題，學(xué)術(shù)界已探索了多種微通道冷卻技術(shù)。例如，芯片內(nèi)集成微通道直接液冷、結(jié)合特殊腔體與鰭片形狀的強化傳熱結(jié)構(gòu)、以及采用非均勻鰭片分布以降低熱阻等方案。這些研究在結(jié)構(gòu)創(chuàng)新與幾何參數(shù)調(diào)整方面取得了顯著進展，有效提升了散熱性能。然而，現(xiàn)有工作大多集中于特定結(jié)構(gòu)的實驗與模擬，普遍缺乏能夠系統(tǒng)性地、自動化地探索復(fù)雜設(shè)計空間以全局優(yōu)化散熱性能的先進算法工具。

遺傳算法作為一種強大的全局優(yōu)化方法，在微通道散熱器結(jié)構(gòu)優(yōu)化中展現(xiàn)出巨大潛力。已有研究成功應(yīng)用GA耦合計算流體動力學(xué)模擬或神經(jīng)網(wǎng)絡(luò)，實現(xiàn)了在降低流動阻力的同時增強傳熱，顯著提升了散熱器的綜合性能指標(biāo)。這些成果驗證了GA在解決此類多變量、非線性熱流體優(yōu)化問題上的有效性。

盡管GA在熱管理優(yōu)化中取得了成效，但現(xiàn)有研究仍存在明顯不足。多數(shù)優(yōu)化模型未能充分考慮TSV自身 Joule 熱及其與封裝體熱-力耦合行為的協(xié)同影響。同時，受限于優(yōu)化自由度，往往無法對微通道及TSV的所有關(guān)鍵幾何參數(shù)進行充分優(yōu)化，導(dǎo)致設(shè)計潛力未被完全發(fā)掘。

Part.2

研究內(nèi)容

本文針對2.5D集成電路中因高功耗帶來的嚴(yán)峻熱管理挑戰(zhàn)，提出并實踐了一種基于遺傳算法的優(yōu)化設(shè)計方法，核心目標(biāo)是通過優(yōu)化硅通孔及微通道內(nèi)微柱的布局，以提升散熱效能和溫度均勻性。

研究首先構(gòu)建了一個精細(xì)的2.5D封裝多物理場耦合模型，該模型包含邏輯芯片、存儲芯片、硅中介層和基底，并考慮了TSV自身的焦耳熱效應(yīng)。模型以去離子水為冷卻液，采用有限元方法模擬了芯片內(nèi)的流體流動、熱傳導(dǎo)以及熱-應(yīng)力耦合行為。為確保計算準(zhǔn)確性，研究進行了網(wǎng)格無關(guān)性驗證，并將數(shù)值模擬結(jié)果與實驗數(shù)據(jù)進行了對比，證實了所用模型的可靠性。

研究的核心是引入遺傳算法作為優(yōu)化工具。優(yōu)化變量包括TSV的半徑、間距、高度以及奇偶數(shù)列的位移等幾何參數(shù)。研究系統(tǒng)地探討了不同自由度數(shù)量（3、5、9乃至157）對優(yōu)化結(jié)果的影響。結(jié)果表明，隨著自由度增加，優(yōu)化過程的收斂速度雖有所減慢，但最終獲得的優(yōu)化效果顯著提升，表現(xiàn)為芯片峰值溫度的降低和溫度場分布的更加均勻。

研究設(shè)定了兩種不同的優(yōu)化目標(biāo)函數(shù)進行對比：一是單一最小化峰值溫度，二是最小化一個綜合考慮了溫度和壓降的復(fù)合性能指標(biāo)γ。研究發(fā)現(xiàn)在9個自由度下，以溫度為目標(biāo)的優(yōu)化（模型C）能實現(xiàn)最佳的降溫效果，但伴隨較高的壓降；而以復(fù)合指標(biāo)為目標(biāo)的優(yōu)化（模型D）則在熱性能和流阻之間取得了更好的平衡，擁有最高的綜合性能因子。

為進一步追求極致的溫度均勻性，研究將自由度大幅提升至157個，將每個微柱的坐標(biāo)、半徑和高度都作為獨立變量進行優(yōu)化。結(jié)果發(fā)現(xiàn)，優(yōu)化后的結(jié)構(gòu)在流體方向上呈現(xiàn)出柱體密度和直徑逐漸增大的自適應(yīng)布局，這有效匹配了沿程增加的散熱需求，最終在保持較低壓降的同時，實現(xiàn)了更低的峰值溫度、更優(yōu)的溫度均勻性以及更低的熱應(yīng)力。

圖1 和 圖2 直觀地呈現(xiàn)了研究的對象和工具。圖1(a)和(b)清晰地展示了2.5D封裝的多層堆疊結(jié)構(gòu)，包括邏輯芯片、存儲芯片、硅中介層以及基底，并特別突出了硅中介層中需要詳細(xì)模擬的TSV、二氧化硅層和微通道區(qū)域。這明確了研究的具體物理場景和復(fù)雜性。圖2則展示了為實現(xiàn)高精度計算所采用的混合網(wǎng)格策略，即在關(guān)鍵區(qū)域（如微柱）使用結(jié)構(gòu)化網(wǎng)格以保證計算穩(wěn)定性，在其他區(qū)域使用非結(jié)構(gòu)化網(wǎng)格以節(jié)省計算資源。文中提到的平均網(wǎng)格質(zhì)量為0.6884，這表明網(wǎng)格質(zhì)量良好，為后續(xù)獲得可靠的仿真結(jié)果奠定了基礎(chǔ)。

圖3 以流程圖形式清晰地闡明了基于遺傳算法的優(yōu)化過程。這是一個閉環(huán)反饋系統(tǒng)：從變量編碼、生成初始種群，到進行有限元分析計算適應(yīng)度（即目標(biāo)函數(shù)，如溫度），再通過選擇、交叉、變異產(chǎn)生新一代種群，直至滿足收斂條件。這張圖是理解整個研究自動化、迭代優(yōu)化邏輯的核心。

圖4 則具體定義了優(yōu)化操作的對象和空間。圖4(a)將芯片區(qū)域劃分為A區(qū)和B區(qū)，為不同區(qū)域設(shè)置不同的優(yōu)化變量范圍提供了依據(jù)。圖4(b)和(c)巧妙地展示了奇數(shù)列和偶數(shù)列TSV的相對位移策略，這是一種通過打破規(guī)則陣列的對稱性來擾動流場、強化換熱的有效幾何操縱手段，為遺傳算法提供了改變布局的具體“操作手柄”。

圖5通過將本研究的數(shù)值模擬結(jié)果（如努塞爾數(shù)和壓降）與已有文獻的實驗數(shù)據(jù)進行對比，證明了所采用的物理模型和控制方程的有效性，盡管在低雷諾數(shù)下存在偏差，但總體趨勢一致，確保了仿真方法的可信度。

圖6的網(wǎng)格無關(guān)性驗證則是一個關(guān)鍵的質(zhì)量控制步驟，它表明當(dāng)網(wǎng)格數(shù)量達到220萬時，關(guān)鍵結(jié)果（最大溫度和壓降）相對于最密網(wǎng)格的誤差已足夠小，從而確定了計算精度與效率的最佳平衡點，排除了因網(wǎng)格劃分帶來的結(jié)果不確定性。

圖1: 2.5D封裝的仿真模型。

圖2: 網(wǎng)格劃分示意圖。

圖3: 優(yōu)化流程圖。

圖4: (a) 芯片分區(qū)介紹 (b) 奇數(shù)列的相對位移 (c) 偶數(shù)列的相對位移。

圖5: 數(shù)值結(jié)果與實驗結(jié)果的對比，說明了(a)對努塞爾數(shù)的影響和(b)對壓降的影響。

圖6: 網(wǎng)格獨立性驗證。

圖7 的四張子圖動態(tài)地展示了優(yōu)化進程。可以清晰地看到，隨著自由度從3（圖a）增加到5（圖b）再到9（圖c），優(yōu)化過程收斂所需的代數(shù)增加，但最終找到的“最優(yōu)解”的性能（體現(xiàn)為更低的最低溫度或更優(yōu)的綜合指標(biāo)）也在提升。圖7(d)以綜合性能因子γ為目標(biāo)進行優(yōu)化，其收斂軌跡與純溫度優(yōu)化不同，體現(xiàn)了多目標(biāo)優(yōu)化內(nèi)在的權(quán)衡特性。

圖8以示意圖或參數(shù)表的形式直觀展示了模型A、B、C、D經(jīng)過優(yōu)化后的TSV布局差異，讓讀者對不同優(yōu)化策略產(chǎn)生的幾何結(jié)構(gòu)變化有一個定性認(rèn)識。

圖9 的曲線揭示了兩個關(guān)鍵趨勢：一是模型C（9自由度溫度優(yōu)化）在降低峰值溫度方面表現(xiàn)最佳；二是所有模型的溫度和應(yīng)力都隨雷諾數(shù)Re的增加而下降，強調(diào)了流量的重要性。圖10 和 圖13 的溫度云圖提供了更為直觀的證據(jù)。通過對比初始模型與優(yōu)化模型，尤其是模型C和D，可以清晰地看到高溫區(qū)域（熱點）的縮小和整體溫度分布的均勻化。圖13特別關(guān)注芯片所在層的溫度，指出了即便峰值溫度下降，區(qū)域A后半部分的不均勻性問題依然存在，這為后續(xù)進行超高自由度優(yōu)化埋下了伏筆。

圖11 和 圖12 則從流體力學(xué)角度分析了性能得失。圖11(a)顯示，散熱性能最好的模型C也伴隨著最高的壓降，這是強化換熱通常需要付出的代價。而模型D因在優(yōu)化中考慮了壓降，其流阻顯著低于模型C。圖11(b)的性能因子曲線綜合了換熱和流阻，表明模型D擁有最佳的綜合熱流體性能。圖12 的速度云圖從流場上解釋了壓差異常的原因，展示了不同優(yōu)化布局如何改變流場的分布和局部流速，從而直接影響流動阻力。

圖7:(a) 三自由度溫度優(yōu)化流程圖 (b) 五自由度溫度優(yōu)化流程圖 (c) 九自由度溫度優(yōu)化流程圖 (d) 九自由度PF優(yōu)化流程圖。

圖8:(a) 模型A (b) 模型B (c) 模型C (d) 模型D。

圖9:(a) Tmax隨Re的變化 (b) 最大應(yīng)力點隨Re的變化。

圖10:溫度示意圖 (a) 初始模型 (b) 模型A (c) 模型B (d) 模型C (e) 模型D。

圖11:(a) 壓降隨Re的變化 (b) 性能因子(PF)隨Re的變化。

圖12:速度分布示意圖 (a) 初始模型 (b) 模型A (c) 模型B (d) 模型C (e) 模型D。

圖13:溫度分布示意圖 (a) 初始模型 (b) 模型A (c) 模型B (d) 模型C (e) 模型D。

圖14直觀展示了經(jīng)過157個自由度優(yōu)化后的最終微柱結(jié)構(gòu)。與之前規(guī)則或簡單位移的布局截然不同，優(yōu)化后的結(jié)構(gòu)呈現(xiàn)出高度的非均勻性和功能性自適應(yīng)。可以觀察到，在流體流動方向上，微柱的密度和直徑呈現(xiàn)出逐漸增加的趨勢。這種布局巧妙地匹配了流道的熱負(fù)荷分布：冷卻液在下游因已吸收熱量而溫度升高，其換熱能力下降，因此通過增加下游的微柱密度和直徑來增強換熱表面積，從而補償了換熱效率的降低，實現(xiàn)了沿流道方向的均勻散熱。

圖15 通過一系列曲線圖，以數(shù)據(jù)形式無可爭議地證明了改進模型（模型E）的卓越性。在圖15(a)和(b)中，模型E在所有雷諾數(shù)下都取得了最低的峰值溫度和最低的熱應(yīng)力，充分證明了高自由度優(yōu)化在熱管理與可靠性上的雙重優(yōu)勢。更值得一提的是，圖15(c)顯示，模型E在取得最佳散熱效果的同時，其壓降還顯著低于同樣是9自由度、只優(yōu)化溫度的模型C。這打破了“散熱性能提升必然導(dǎo)致壓降大幅增加”的傳統(tǒng)認(rèn)知，表明通過智能布局優(yōu)化，可以同時實現(xiàn)“更強冷卻”和“更低泵功”的雙贏局面。圖15(d)的性能因子曲線最終表明，模型E擁有全面最優(yōu)的綜合性能。

圖16 和 圖17 從場分布的角度證實了模型E的優(yōu)良特性。圖16的溫度云圖顯示，無論是在硅中介層中心還是靠近芯片的位置，溫度分布都極為均勻，之前提到的區(qū)域A后半部分的過熱現(xiàn)象得到了根本性改善。圖17的壓力和速度云圖則展示了其內(nèi)部流暢、高效的熱流體狀態(tài)，沒有異常的滯止區(qū)或劇烈的壓力梯度，說明優(yōu)化后的結(jié)構(gòu)不僅數(shù)學(xué)上最優(yōu)，在物理上也構(gòu)成了一個合理且高效的熱交換系統(tǒng)。

圖14:經(jīng)過157自由度優(yōu)化后的模型結(jié)構(gòu)。

圖15: 不同模型之間隨Re的變化對比 (a) Tmax (b) 最大點應(yīng)力 (c) 壓降 (d) 性能因子(PF)。

圖16:溫度分布示意圖 (a) 硅中介層中間高度位置 (b) 硅中介層上方芯片位置。

圖17:(a) 硅中介層中間高度位置的壓力分布云圖 (b) 硅中介層中間高度位置的速度分布云圖。

Part.3

研究總結(jié)

隨著集成電路進入2.5D/3D集成時代，芯片功率密度急劇攀升，熱管理已成為制約其性能與可靠性的關(guān)鍵瓶頸。本文針對2.5D封裝中由硅通孔和微通道構(gòu)成的嵌入式冷卻系統(tǒng)，開展了一項深入的優(yōu)化設(shè)計研究。本研究的核心創(chuàng)新在于，成功地將遺傳算法 與熱-力耦合多物理場仿真相結(jié)合，系統(tǒng)性地優(yōu)化了微通道內(nèi)TSV及微柱的布局，顯著提升了散熱性能與溫度均勻性。

研究首先建立了一個包含邏輯芯片、存儲芯片、硅中介層和基板的精細(xì)化2.5D封裝模型。該模型創(chuàng)新性地考慮了TSV自身通電產(chǎn)生的焦耳熱及其與冷卻流體之間的復(fù)雜相互作用，從而更真實地模擬了封裝體內(nèi)的溫度場與應(yīng)力場。

優(yōu)化過程是本研究的主體。我們采用遺傳算法，以芯片峰值溫度和綜合性能因子為目標(biāo)函數(shù)，對TSV的幾何參數(shù)（如半徑、間距、高度）和空間位置（奇偶數(shù)列位移）進行自動化尋優(yōu)。研究系統(tǒng)性地探討了自由度數(shù)量對優(yōu)化效果的影響，發(fā)現(xiàn)從3、5到9個自由度，雖然收斂速度減緩，但優(yōu)化結(jié)果（如峰值溫度降低、溫度場均勻性）得到持續(xù)改善。對比不同目標(biāo)函數(shù)發(fā)現(xiàn)，單純以溫度為目標(biāo)的優(yōu)化能獲得最佳散熱效果，但流阻較大；而以綜合性能因子為目標(biāo)的優(yōu)化則能在熱性能和壓降間取得更佳平衡。

為實現(xiàn)突破性的性能提升，研究進一步將自由度大幅增加至157個，對每個微柱的坐標(biāo)、半徑和高度進行獨立精細(xì)調(diào)控。結(jié)果表明，此高自由度優(yōu)化產(chǎn)生了沿流體流向自適應(yīng)變化的“非均勻”微柱布局（密度與直徑遞增），完美匹配了流道內(nèi)的散熱需求梯度。最終，優(yōu)化模型在峰值溫度、溫度均勻性、熱應(yīng)力和流動阻力等多個關(guān)鍵指標(biāo)上均實現(xiàn)了顯著優(yōu)于低自由度模型的綜合性能。

Optimization of Embedded Cooling in 2.5D Integrated Circuits through Genetic Algorithm-Driven TSV Layout Design.pdf

歡迎關(guān)注公眾號 “芯片散熱”