關于二維半導體性能炒作背后令人不安的真相

常見的實驗室設置可能將二維晶體管的性能夸大五倍，這引發了對未來芯片如何制定評估標準的疑問。

近二十年來，科學家們一直試圖超越硅——這種為所有現代計算機芯片提供動力的材料。他們的希望在于超薄的二維半導體——僅有一兩個原子厚度的材料，有望制造出更小、更快、更節能的晶體管。

現在，杜克大學工程師的一項新研究表明，我們可能一直透過一個扭曲的鏡頭在觀察這些材料。研究作者發現，一種廣泛使用的實驗室測試方法會顯著夸大晶體管的性能。在某些情況下，器件的表現看似比在實際條件下好五倍——這種差異足以改變研究人員評估二維電子學未來的方式。這些發現突顯了一個重要問題：許多二維晶體管在實驗室中的測試方式，與真實商業芯片的構建方式并不兼容。

背柵晶體管的固有問題

晶體管是一種控制電流流動的小型器件。它可以打開或關閉電流，或者調節通過電流的大小。單個硅芯片可能包含數十億個晶體管，這些微小的器件構成了所有數字技術的基礎。

為了研究精密的二維材料，研究人員經常采用一種簡單的背柵晶體管設計。在這種設置中，所有部件都構建在一個單一的硅基底上。一種超薄半導體——通常是二硫化鉬——形成在兩個金屬觸點之間傳輸電流的通道。下方的硅片則充當柵極，用于開關電流。

這種結構很受歡迎，因為它易于制造且便于快速實驗。然而，它引入了一種稱為"接觸柵控"的隱藏效應。在商用晶體管中，柵極旨在僅控制通道——即電流流動的狹窄路徑。然而，在背柵設計中，來自柵極的電場也會影響金屬觸點下方的半導體材料。這降低了觸點處的電阻，使電流能更輕松地流入器件。

較低的電阻使晶體管看起來更快、更強。然而，這種提升來自于測試結構本身，而非純粹來自材料。因此，背柵結構無法在實際的芯片技術中使用，因為它存在開關速度慢和漏電的問題。

"放大性能聽起來是件好事。但是，盡管這種結構非常適合實驗室的基礎測試，它存在物理局限性，阻礙了其在實際器件技術中的應用，"該研究的作者之一、杜克大學電氣與計算機工程教授亞倫·富蘭克林說道。

對二維晶體管進行公平的測試

為了衡量這種效應的真實影響，研究人員構建了一種對稱的雙柵晶體管。該器件在同一二維半導體通道的上方和下方都包含柵極。更重要的是，物理結構保持完全相同。唯一的區別在于研究人員激活的是頂柵還是背柵。一種配置會產生接觸柵控效應，而另一種則不會。這使得進行直接的一對一比較成為可能。

結果令人驚訝。在較大的器件中，接觸柵控效應使測得的性能大約翻倍。當器件縮小到與未來芯片技術相關的尺寸時，這種效應變得更強。

"在縮小尺寸下，接觸柵控效應的影響被放大，當存在接觸柵控時，導通狀態性能提升約5倍，傳輸長度減少約70%，"研究人員指出。"這些結果確立了接觸柵控是二維場效應晶體管領域中一個關鍵但此前未被充分認識的器件性能決定因素，"他們補充道。隨著晶體管縮小，金屬觸點開始主導器件的整體行為。因此，任何改變接觸電阻的機制都變得愈發重要，這解釋了為什么隨著器件變小，性能夸大效應會增強。

重置對二維電子學的預期

這項研究并非質疑二維半導體的潛力，而是表明它們需要以匹配實際芯片設計的方式進行測試。

展望未來，杜克大學團隊計劃將觸點長度進一步縮小至15納米，并探索能夠以與真實芯片架構兼容的方式降低電阻的替代觸點金屬。更大的目標是建立更清晰的設計規則，以便將二維材料集成到下一代處理器中。

該研究發表在《ACS Nano》期刊上。

如果朋友們喜歡，敬請關注“知新了了”！