先進封裝新勢力：CoWoP能否撼動CoWoS的王座？

在半導體行業追逐更高算力、更低成本的賽道上，先進封裝技術成了關鍵突破口。過去幾年，臺積電的CoWoS（Chip-on-Wafer-on-Substrate）技術憑借對AI芯片需求的精準適配，成了先進封裝的代名詞。但近期，CoWoP（ChiponWaferonPCB）技術橫空出世，迅速引發行業關注——它能否挑戰CoWoS的霸主地位？今天我們就來拆解這個封裝界的“新選手”。

CoWoS：光環與困境

要懂CoWoP的價值，得先看清CoWoS的現狀。作為2.5D封裝的代表，CoWoS靠硅中介層將GPU與HBM內存集成，再用ABF基板承載芯片、連接主板。這種設計突破了傳統封裝的帶寬和能效瓶頸，靠高密度互連提升了數據吞吐能力，還緩解了“內存墻”問題，完美適配了AI訓練的需求。

可隨著技術迭代，CoWoS的短板逐漸暴露。最突出的是成本——ABF基板占封裝總成本的40%-50%，且價格還在隨技術升級上漲。其次是信號損耗，多層基板結構會讓NVLink和HBM信號衰減，影響傳輸完整性。另外，硅中介層的依賴限制了HBM堆疊數量和芯片尺寸，可AI芯片對更高帶寬的需求卻在不斷增加。行業急需新方案破局，CoWoP就在這時登場了。

CoWoP：換道超車的核心優勢

CoWoP算是CoWoS的“衍生改進版”，但在技術路徑上做了關鍵革新：

完成芯片-晶圓中介層制造后，直接把中介層裝在PCB（又稱平臺PCB）上，省去了CoWoS中“中介層綁定ABF基板”的步驟，形成“芯片-硅中介層-PCB”的簡化結構。

這種設計的優勢很直觀：

信號傳輸上，少了一層基板，路徑更短更直接，NVLink和HBM的通信損耗大幅降低，高速接口的帶寬利用率和延遲表現都能提升；電源方面，電壓調節器可更靠近GPU，減少寄生參數，適配高功耗芯片需求。

散熱也是CoWoP的亮點——取消芯片上蓋（lid）后，芯片能直接接觸散熱裝置，液冷、熱管等技術更容易貼合，再加上供電損耗減少，雙重優化讓散熱效果遠超傳統封裝。

成本降低更是關鍵。CoWoP完全省去了昂貴的ABF基板，還去掉了BGA焊球和封裝蓋，整體成本能降低30%-50%，既規避了基板成本上漲壓力，也為AI芯片大規模應用提供了成本空間。

商業化：看起來美，做起來難

盡管CoWoP潛力不小，但從實驗室走向量產，還有不少坎要跨：

· 技術層面，PCB精度是最大瓶頸。目前最先進的mSAP技術能實現25/25微米的線寬/線距，可ABF基板能做到亞10微米級別，差距明顯；而且平臺PCB得達到封裝級的布線密度、平整度和材料控制，對廠商技術要求極高。

· 良率和維修也很棘手。CoWoP中GPU裸晶直接焊在主板上，一旦出問題，整個主板可能報廢，容錯空間小；同時，芯片、中介層、PCB的協同設計更復雜，會增加開發成本和難度。

· 技術轉移成本也不能忽視。從現有封裝技術轉向CoWoP，產業鏈上下游（材料/設備/封裝廠商）都要調整升級，既需大量資金，也需時間磨合。

產業鏈影響：有人歡喜有人憂

CoWoP的出現，會給半導體產業鏈帶來明顯沖擊。對ABF基板廠商來說，這是不小的挑戰——若CoWoP大規模應用，基板附加值可能大幅減少，復雜信號路由會轉移到中介層的RDL層，高端PCB則會承擔封裝內路由工作。

但對PCB制造商而言，這是難得的機遇。具備先進mSAP能力、懂基板/封裝工藝的企業會更有優勢，能提供高質量基板級PCB（SLP）的廠商，有望在CoWoP量產時搶占市場。

未來展望：技術競賽未完待續

目前，CoWoP的討論還在升溫，但距離大規模量產還有不少時間。業內分析師郭明錤認為，CoWoP要在2028年英偉達RubinUltra時期量產，已是“很樂觀的預期”——畢竟高規格芯片所需的SLP生態構建難度大，且CoWoP與CoPoS（另一種CoWoS潛在替代技術）同步推進，也會增加創新風險。

不過，無論CoWoP最終能否顛覆CoWoS，它都為先進封裝技術注入了新活力。半導體行業對更高性能、更低成本的追求從未停止，未來或許還會有更多新技術出現，每一次突破都可能帶來行業變革。這場技術競賽的最終贏家是誰，還需要時間給出答案。

< 奇普樂 · 往期文章 >