人工智能時代，GAA技術或是關鍵

（本文編譯自SemiWiki）

當前，全球人工智能技術正邁入深度發展的全新階段，生成式AI、大語言模型、云端智能計算、邊緣AI終端等應用場景全面鋪開，算力需求呈現指數級爆發式增長。而作為所有智能算力的底層硬件基石，半導體邏輯器件的技術迭代，直接決定了人工智能能否實現高性能、低功耗、可持續的規?；l展。

而從鰭式場效應晶體管（FinFET）向環繞柵極（GAA）晶體管技術的轉型，標志著邏輯器件發展歷程中的一個關鍵節點。

這一變革是雙重驅動力共同作用的必然結果：一方面，半導體工藝不斷向更小尺寸逼近，傳統器件結構早已觸及物理尺寸的極限，摩爾定律的延續面臨嚴峻挑戰。

另一方面，人工智能產業的高速發展，對芯片的計算性能、功耗控制、集成密度提出了遠超以往的需求。當半導體工藝正式進入3納米以下先進節點時，傳統FinFET晶體管結構在靜電控制能力、性能擴展空間、能效轉化效率等核心維度，均暴露出無法突破的根本性技術瓶頸。

在此背景下，GAA晶體管的出現，絕非一項錦上添花的可選技術改進，而是支撐未來邏輯芯片架構迭代、推動人工智能計算走向可持續發展的必要基礎與核心前提。

回顧半導體器件的發展歷程，FinFET晶體管的誕生與普及，曾是突破平面MOSFET技術瓶頸的關鍵創新。FinFET通過三維立體的鰭狀結構設計，有效提升了晶體管的有效溝道寬度與靜電完整性，成功解決了平面MOSFET在微縮過程中出現的漏電、控制能力不足等缺陷，支撐半導體工藝實現了多代技術迭代。

然而，隨著芯片制程向更先進節點持續激進微縮，FinFET技術固有的底層局限被徹底暴露。當晶體管鰭片寬度不斷減小，量子限制效應與表面粗糙度散射問題會急劇加劇，直接導致晶體管寄生電阻大幅上升、載流子遷移率持續下降。與此同時，FinFET的三面柵極的結構特性，在先進工藝節點下無法充分抑制短溝道效應。這些無法通過工藝優化彌補的技術缺陷，共同制約了FinFET的進一步微縮，尤其是在標準單元高度接近140–160納米區間時，其性能與功耗的縮放能力幾乎陷入停滯。

GAA晶體管通過柵極材料完全包裹溝道，從根本上解決了上述挑戰，實現了更優異的靜電控制。這種全環繞柵結構能夠實現更陡的亞閾值擺幅、更低的漏電流以及更優的短溝道特性，即便在極小尺寸下依然如此。

因此，GAA架構可將標準單元高度再次微縮至約100納米及以下，重新恢復了在FinFET后期世代已趨于停滯的性能與功耗縮放能力。這一優勢推動全行業將GAA 采納為3納米以下節點FinFET技術的繼任者。

除靜電特性外，GAA器件還帶來了前所未有的設計靈活性。與依靠離散鰭片數量調節有效寬度的FinFET不同，GAA晶體管允許對納米片寬度進行連續調節。這一特性使設計人員能夠在同一工藝節點內精細平衡速度與功耗。更寬的納米片支撐高性能計算與服務器應用，而較窄的納米片則可降低移動與以人工智能為核心的工作負載的功耗。這種在速度—功耗譜系上的廣泛覆蓋能力，使GAA特別適用于異構系統與面向特定應用的優化。

生成式人工智能與大語言模型的興起進一步提升了GAA技術的重要性。人工智能工作負載對計算能力提出指數級增長需求，推動系統向千萬億次級與億億次級性能水平邁進。與此同時，全球數據中心功耗預計將大幅上升，引發能源可持續性擔憂。GAA晶體管通過實現更高的每瓦性能并支持更高的靜態隨機存儲器（SRAM）密度，直接緩解這一矛盾。更高的片上存儲密度可減少片外數據搬運，改善數據局部性，并降低高速互連帶來的能耗成本。

至關重要的是，GAA還可作為未來晶體管創新的結構平臺。叉形片場效應晶體管（Forksheet FET）與三維堆疊場效應晶體管（3DSFET）等架構均直接基于GAA理念構建，在保留其靜電優勢的同時實現進一步的面積微縮。當與背面供電網絡結合時，這些先進結構可提升布線效率、降低電壓降并增強整體性能。這些創新共同奠定了GAA作為“后GAA”邏輯技術基石的地位。

結語

向GAA技術的轉型標志著半導體設計的根本性變革。GAA不僅是FinFET的替代方案，更是一個可擴展、高靈活、高能效的平臺，能夠支撐未來邏輯架構與可持續人工智能技術的發展。

當前，半導體器件微縮持續面臨物理極限、功耗控制、算力需求三重約束，人工智能產業的發展也高度依賴底層硬件的技術突破。GAA技術的成功研發與規模化落地，不僅決定著全球半導體產業能否突破發展瓶頸，更直接關系到下一代計算技術能否滿足性能、能效與社會發展的多重核心需求，是人工智能與先進計算走向未來的關鍵支撐。