這份由ASE公司的Christophe Zinck博士所做的報告,核心論點是: 在摩爾定律逐漸失效的背景下,先進封裝技術已成為推動下一代高性能設備(尤其是AI和計算領域)發展的關鍵賦能器。 報告通過闡述行業挑戰、技術解決方案、供應鏈合作和未來展望,系統地論證了這一觀點。
![]()
![]()
摩爾定律放緩: 晶體管尺寸的微縮速度已無法滿足算法對算力指數級增長的需求。
熱管理和電氣性能瓶頸: 功耗和散熱成為限制性能提升的關鍵因素。
![]()
![]()
![]()
![]()
小芯片(Chiplet)集成:
通過將復雜的單芯片系統(SoC) 解構 為多個功能化的小芯片(如I/O芯片、計算芯片、內存芯片),再通過先進封裝集成在一起,可以大幅提升良率、降低成本并實現更優的性能。
優勢包括: 70%的系統尺寸縮減 、提高集成度、實現芯片冗余等。
![]()
2.5D 和 3D IC 集成:
2.5D集成 (如使用硅中介層)是實現高帶寬內存(HBM)與GPU/CPU等高算力芯片集成的主流技術。硅中介層的線寬/線距(L/S)可達0.5μm/0.5μm,遠優于傳統基板,為芯片間提供了極高的互聯帶寬。
![]()
扇出型封裝(FOCoS & FOCoS-Bridge):
這是一種更具成本效益的高密度集成方案,適用于網絡、AI計算和潛在的ADAS領域。FOCoS-Bridge技術通過嵌入硅橋,在局部實現堪比硅中介層的高密度互聯,是2.5D集成的一種替代方案。
![]()
![]()
![]()
![]()
![]()
![]()
![]()
![]()
![]()
硅光電子(SiPh)集成:
這是應對未來數據I/O帶寬和能耗挑戰的尖端技術。通過將光電協同封裝(Co-Packaged Optics),將光學引擎與計算芯片集成在同一個封裝內,可以 實現32倍的帶寬密度提升,并將I/O能耗降低至原來的1/6 。
![]()
![]()
![]()
![]()
![]()
![]()
技術挑戰:
評估和理解多芯片集成可能帶來的新缺陷模式。
解決由中間層(如中介層、粘合材料)引起的 熱性能 和系統級影響。
![]()
特別聲明:以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布,本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.