FPGA，煥發(fā)新生

市場對(duì)FPGA的需求正在發(fā)生深刻改變。

根據(jù)市場研究機(jī)構(gòu) MarketsandMarkets 最新報(bào)告，全球現(xiàn)場可編程門陣列（FPGA）市場正進(jìn)入加速增長期，預(yù)計(jì)規(guī)模將從 2025年的117.3億美元增長至2030年的193.4億美元，年復(fù)合增長率顯著提升。

而TrendForce集邦咨詢的數(shù)據(jù)則顯示，這一增長主要來自AI加速、邊緣計(jì)算、機(jī)器人技術(shù)等新興領(lǐng)域，傳統(tǒng)通信領(lǐng)域增速已降至5%以下，與新興領(lǐng)域20%以上的增速形成鮮明對(duì)比。

不僅如此，在最近火熱的量子計(jì)算、太空算力等領(lǐng)域，F(xiàn)PGA也被發(fā)現(xiàn)具有獨(dú)特優(yōu)勢(shì)。

今年，是首款商用FPGA誕生40周年。當(dāng)時(shí)它首次引入了可重復(fù)編程硬件的理念。如今，F(xiàn)PGA自身的市場地位，似乎也正在被“重新編程”。讓我們看一看，這種變化從何而來，而各大廠商又會(huì)對(duì)其作何反應(yīng)。

01

FPGA，搶占三大高地

AI與量子計(jì)算

在高性能計(jì)算（HPC）與人工智能基礎(chǔ)設(shè)施領(lǐng)域，CPU與GPU正面臨著日益嚴(yán)峻的“內(nèi)存墻”與“I/O 墻”挑戰(zhàn)。在大模型訓(xùn)練與推理過程中，數(shù)據(jù)搬運(yùn)產(chǎn)生的能耗與延遲往往超過計(jì)算任務(wù)本身。為了解決這一痛點(diǎn)，FPGA被廣泛部署在網(wǎng)絡(luò)接口與計(jì)算單元之間，充當(dāng)數(shù)據(jù)守門人的角色。通過內(nèi)聯(lián)處理技術(shù)，F(xiàn)PGA 能夠在數(shù)據(jù)進(jìn)入GPU或CPU之前，直接在傳輸路徑上完成解包、清洗及格式轉(zhuǎn)換等預(yù)處理任務(wù)。這種近數(shù)據(jù)計(jì)算架構(gòu)能夠有效剔除噪聲數(shù)據(jù)，解決人工智能訓(xùn)練中常見的“垃圾進(jìn)，垃圾出”問題，從而顯著降低主處理器的無效負(fù)載，緩解大規(guī)模智算集群中的互連瓶頸。

與此同時(shí)，在量子計(jì)算這一前沿領(lǐng)域，F(xiàn)PGA展現(xiàn)出了突破物理極限的時(shí)序控制能力。量子計(jì)算的核心挑戰(zhàn)在于量子比特的極度脆弱性，環(huán)境中的微小干擾都會(huì)導(dǎo)致量子態(tài)迅速退相干。為了維持計(jì)算的有效性，控制系統(tǒng)必須在微秒級(jí)的相干時(shí)間內(nèi)完成“錯(cuò)誤檢測-解碼-糾正”的閉環(huán)。傳統(tǒng)的CPU或GPU受限于中斷調(diào)度機(jī)制和指令流水線，其響應(yīng)延遲通常在微秒甚至毫秒級(jí)，難以滿足量子糾錯(cuò)的苛刻時(shí)序要求。相比之下，利用純硬件邏輯電路的FPGA可實(shí)現(xiàn)納秒級(jí)的確定性響應(yīng)。

IBM于10月24日表示，利用現(xiàn)成的FPGA芯片配合量子計(jì)算機(jī)，可以實(shí)時(shí)運(yùn)行復(fù)雜的量子糾錯(cuò)算法，其速度比傳統(tǒng)軟件解碼方案快10倍以上，且無需構(gòu)建昂貴的GPU集群。

商業(yè)航天

在商業(yè)航天領(lǐng)域，隨著低軌衛(wèi)星星座的規(guī)模化部署，航天器設(shè)計(jì)理念正從昂貴的定制化轉(zhuǎn)向低成本、批量化、快速部署。FPGA在此背景下，通過可重構(gòu)特性解決了空間環(huán)境下的適應(yīng)性與成本矛盾。基于FPGA的軟件定義無線電技術(shù)，允許航天器在發(fā)射入軌后，通過上傳新的比特流來重構(gòu)底層的硬件邏輯電路。這意味著衛(wèi)星可以靈活適應(yīng)不同地面站的通信波形，或在遭遇安全威脅時(shí)即時(shí)更新加密算法，實(shí)現(xiàn)了硬件功能的“空中升級(jí)”。

此外，NASA的高性能航天計(jì)算項(xiàng)目展示了計(jì)算架構(gòu)向開放標(biāo)準(zhǔn)演進(jìn)的趨勢(shì)，即在FPGA中植入開源的RISC-V軟核。這種異構(gòu)方案允許設(shè)計(jì)者利用FPGA的豐富邏輯資源實(shí)現(xiàn)三模冗余（TMR）等抗輻照設(shè)計(jì)，同時(shí)保留了處理器的高級(jí)語言編程能力，顯著降低了系統(tǒng)的尺寸、重量與功耗，符合新一代微小衛(wèi)星的工程約束。

以NASA在“Small Spacecraft Avionics”報(bào)告中推薦的服務(wù)商及產(chǎn)品名錄作為樣本統(tǒng)計(jì)，F(xiàn)PGA已成為各供應(yīng)商所使用最多的芯片類型。

具身智能

在具身智能與工業(yè)4.0領(lǐng)域，機(jī)器人的運(yùn)動(dòng)控制與環(huán)境感知對(duì)計(jì)算芯片提出了“物理級(jí)并發(fā)”的新要求。復(fù)雜機(jī)器人如人形機(jī)器人通常擁有數(shù)十個(gè)自由度的關(guān)節(jié)電機(jī)，如果采用CPU或MCU的分時(shí)復(fù)用機(jī)制處理控制任務(wù)，極易產(chǎn)生任務(wù)調(diào)度抖動(dòng)。而FPGA可以為每一個(gè)電機(jī)控制回路分配獨(dú)立的硬件邏輯塊，這意味著無論系統(tǒng)中有多少個(gè)關(guān)節(jié)，所有電機(jī)的控制算法都是在物理層面上并行運(yùn)行的，從而實(shí)現(xiàn)了微秒級(jí)的電流環(huán)閉環(huán)控制。結(jié)合嵌入式FPGA（eFPGA）或FPSoC架構(gòu)，設(shè)計(jì)者可以將CPU的決策能力與FPGA的感知能力結(jié)合，由CPU負(fù)責(zé)路徑規(guī)劃等高層邏輯，而由FPGA負(fù)責(zé)底層的多傳感器融合與神經(jīng)網(wǎng)絡(luò)加速，這種軟硬協(xié)同的異構(gòu)架構(gòu)確立了邊緣側(cè)算力與功耗的優(yōu)秀平衡。

02

頭部大廠，打法不一

在技術(shù)架構(gòu)重構(gòu)的背景下，全球四大 FPGA 廠商——AMD、Altera、Lattice 與 Microchip，依據(jù)各自的技術(shù)積累與市場定位，制定了差異化的戰(zhàn)略路徑。

AMD：構(gòu)建異構(gòu)計(jì)算生態(tài)在完成對(duì)賽靈思的整合后，AMD正通過“自適應(yīng)計(jì)算”重新定義 FPGA的業(yè)務(wù)邊界，將其作為嵌入式AI與邊緣計(jì)算版圖的重要組成部分。公司重點(diǎn)推廣Versal自適應(yīng)SoC平臺(tái)，該平臺(tái)集成了ARM處理器、AI引擎、DSP及FPGA邏輯，旨在通過異構(gòu)架構(gòu)解決GPU難以覆蓋的毫秒級(jí)實(shí)時(shí)控制與低延遲需求，從而在L4級(jí)自動(dòng)駕駛與復(fù)雜機(jī)器人領(lǐng)域建立技術(shù)壁壘。在數(shù)據(jù)中心領(lǐng)域，AMD通過融合Pensando DPU技術(shù)，利用FPGA加速智能網(wǎng)卡（SmartNIC），以解決大規(guī)模AI集群中的數(shù)據(jù)互連與搬運(yùn)瓶頸。

Altera：獨(dú)立運(yùn)營與AI內(nèi)生化2025年，獨(dú)立運(yùn)營并獲得Silver Lake注資的Altera正處于業(yè)務(wù)復(fù)蘇期，新任CEO Raghib Hussain確立了以利潤為導(dǎo)向的運(yùn)營策略，并推進(jìn)2026年 IPO計(jì)劃。在技術(shù)路線上，Altera選擇了“AI內(nèi)生化”方向，其Agilex 5系列在FPGA邏輯陣列中直接嵌入AI Tensor Blocks（張量塊）。與AMD的異構(gòu)SoC路線不同，Altera強(qiáng)調(diào)將AI算力與邏輯單元深度融合，這種架構(gòu)在邊緣推理場景下具有顯著的能效比優(yōu)勢(shì)，主要面向工業(yè)視覺與醫(yī)療設(shè)備市場。同時(shí)，Altera通過FPGA AI Suite打通OpenVINO工具鏈，致力于降低軟件開發(fā)門檻，擴(kuò)展應(yīng)用生態(tài)。

Lattice：鞏固低功耗優(yōu)勢(shì)并拓展中端市場 Lattice的戰(zhàn)略重點(diǎn)在于穩(wěn)固低功耗市場份額的同時(shí)，利用Avant平臺(tái)向中端市場滲透。針對(duì)中端市場（100K-500K邏輯單元）的產(chǎn)品迭代空窗期，Avant平臺(tái)憑借16nm工藝帶來的能效優(yōu)勢(shì)，成功切入通信邊緣與工業(yè)自動(dòng)化供應(yīng)鏈。此外，Lattice繼續(xù)深耕服務(wù)器控制芯片業(yè)務(wù)，作為其長期優(yōu)勢(shì)領(lǐng)域，隨著AI服務(wù)器出貨量的增長，該業(yè)務(wù)為公司提供了穩(wěn)定的現(xiàn)金流支撐。

Microchip：聚焦高可靠性與RISC-V生態(tài) Microchip繼續(xù)深耕高可靠性應(yīng)用市場，其戰(zhàn)略核心在于抗輻照技術(shù)與RISC-V生態(tài)的結(jié)合。在商業(yè)航天與國防領(lǐng)域，RT PolarFire系列憑借非易失性工藝帶來的抗單粒子翻轉(zhuǎn)能力，保持了在深空探測領(lǐng)域的競爭優(yōu)勢(shì)。在架構(gòu)創(chuàng)新方面，Microchip積極推進(jìn)RISC-V架構(gòu)的應(yīng)用，其PolarFire SoC直接在FPGA內(nèi)部硬化了RISC-V處理器子系統(tǒng)，通過定義下一代空間計(jì)算標(biāo)準(zhǔn)，強(qiáng)化其在特種行業(yè)的技術(shù)話語權(quán)。

03

國產(chǎn)廠商，業(yè)績攀升

國內(nèi)FPGA行業(yè)在經(jīng)歷了一輪庫存調(diào)整周期后，呈現(xiàn)出溫和復(fù)蘇與技術(shù)升級(jí)并行的態(tài)勢(shì)。

上市公司的財(cái)務(wù)數(shù)據(jù)表明，行業(yè)最艱難的“主動(dòng)去庫存”階段已接近尾聲。安路科技2025年第三季度實(shí)現(xiàn)營收1.45億元，環(huán)比增長11.42%，且存貨金額較年初下降9.50%，確立了業(yè)績修復(fù)通道。復(fù)旦微亦確認(rèn)FPGA產(chǎn)品線出貨情況良好，業(yè)務(wù)發(fā)展趨于穩(wěn)定。成都華微則展示了特種領(lǐng)域的剛性需求，其前三季度營收同比增長22.45%，主要得益于特種集成電路訂單規(guī)模的增加 。

在業(yè)績復(fù)蘇的同時(shí)，國產(chǎn)廠商正加速從單一邏輯器件向SoC化、AI化及高端工藝轉(zhuǎn)型，技術(shù)布局呈現(xiàn)出多點(diǎn)開花的局面。安路科技積極布局異構(gòu)計(jì)算，其“飛龍系列”FPSoC集成了雙核ARM/RISC-V處理器及硬件加速單元，已在農(nóng)用無人機(jī)飛控與機(jī)器人關(guān)節(jié)控制中實(shí)現(xiàn)應(yīng)用落地，完成了從芯片供應(yīng)商向方案提供商的跨越。復(fù)旦微推進(jìn)“芯片-軟件-解決方案”生態(tài)，布局了從4TOPS至128TOPS的算力譜系，首顆32TOPS芯片推廣進(jìn)展良好，直接對(duì)標(biāo)邊緣AI推理市場。與此同時(shí)，紫光同創(chuàng)作為自主可編程邏輯方向的戰(zhàn)略力量，推出了多核異構(gòu)SoPC產(chǎn)品PG2K100，集成雙核A53處理器與多路硬核MIPI，在工控與汽車電子領(lǐng)域展現(xiàn)出優(yōu)異的性能適配性。

在工藝突破與接口差異化創(chuàng)新方面，國產(chǎn)陣營亦有顯著進(jìn)展。紫光同創(chuàng)發(fā)布了國內(nèi)首款基于FinFET工藝的自主5000萬門級(jí)量產(chǎn)FPGA產(chǎn)品PG3T500，填補(bǔ)了國內(nèi)中高端產(chǎn)業(yè)化的空白。高云半導(dǎo)體則在接口與封裝創(chuàng)新上走出差異化路線，在國內(nèi)率先實(shí)現(xiàn)MIPI CPHY接口自主研發(fā)，并成功在小規(guī)模FPGA中集成12.5Gbps高速SerDes接口，打破了傳統(tǒng)小封裝芯片的性能瓶頸。在車規(guī)級(jí)領(lǐng)域，高云半導(dǎo)體產(chǎn)品累計(jì)出貨超600萬顆，失效率控制在個(gè)位數(shù)PPM，廣泛應(yīng)用于動(dòng)力控制與激光雷達(dá)等核心部件，驗(yàn)證了國產(chǎn)FPGA在汽車供應(yīng)鏈中的可靠性。