據產業鏈研究機構 SemiAnalysis 最新機構報告,英偉達已下調其下一代“Rubin”架構 GPU 所配套 HBM4 高帶寬顯存的性能要求,原因在于主要供應商 SK hynix 與三星難以在量產階段達到英偉達原先設定的激進帶寬目標。
原計劃中,“Vera Rubin”芯片的總顯存帶寬目標為 22 TB/s,但從當前供貨節奏和良率狀況來看,首批系統預計只能實現約 20 TB/s 左右,對應 HBM4 每針速率約為 10 Gbps,這意味著英偉達對這一代加速卡的升級節奏被迫“踩剎車”,最終性能指標將較此前公開口徑略有回調。
此前,英偉達為“Vera Rubin”VR200 NVL72 系統設定的官方帶寬目標經歷了多次上調:在 2025 年 3 月時,目標為 13 TB/s,到了當年 9 月便提升至 20.5 TB/s。 在 2026 年 CES 上,英偉達曾對外確認 VR200 NVL72 系統已實現 22 TB/s 帶寬,并以此作為對標 AMD Instinct MI455X 加速卡的重要賣點——后者的系統帶寬為 19.6 TB/s,英偉達原本處于略低水平,通過更高速的 DRAM 以及 CPU、GPU 與整機之間互連架構的改進,才實現了“反超”。 然而隨著 SK hynix 與三星在量產 HBM4 時難以穩定支撐這一規格,VR200 全系統在實際部署階段很可能將以約 20 TB/s 的總帶寬出貨,而非此前宣稱的 22 TB/s。
在供應體系方面,另一家存儲大廠美光則基本退出了“Vera Rubin”平臺 HBM4 供應陣容。 機構渠道流出的 SemiAnalysis 筆記顯示,在 VR200 NVL72 系統的 HBM4 供貨中,SK hynix 預計將占據約 70% 的份額,其余約 30% 則由三星提供;對于美光,目前并無為該系統提供 HBM4 的承諾或規劃。 不過,美光仍將在“Vera”系列 CPU 上扮演重要角色:它將為這些處理器提供 LPDDR5X 內存,單顆 CPU 最高可配置至 1.5 TB 容量,在一定程度上以更大容量、不同形態的內存方案,彌補其在 HBM4 業務上錯失的份額。
整體來看,在 AI 與高性能計算對顯存帶寬和容量需求持續飆升的背景下,英偉達原本試圖通過“Vera Rubin”平臺在帶寬指標上明顯壓制競品,但現實中的工藝與供應鏈瓶頸,使得 22 TB/s 的目標難以在短期內成為量產常態,只能先行以 20 TB/s 左右的折中規格推向市場。 而在 HBM4 供應商結構重新劃分的同時,LPDDR5X 在“Vera”CPU 側的角色也隨之被放大,成為英偉達在系統整體內存帶寬與容量設計中不可忽視的一環。
特別聲明:以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布,本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.