SerDes競賽升溫：博通、Marvell、聯(lián)發(fā)科誰是AI互連領(lǐng)域霸主？

SerDes市場競爭日趨激烈，224G SerDes開發(fā)與光引擎集成已成為核心差異化要素。

隨著AI 模型以驚人的速度擴展，SerDes（序列化器/反序列化器）已成為提升芯片間數(shù)據(jù)帶寬的關(guān)鍵技術(shù)。自 2025 年以來，高速 SerDes 領(lǐng)域的競爭日趨激烈。除了博通和 Marvell 之外，據(jù)報道聯(lián)發(fā)科憑借其 224G SerDes 技術(shù)成功進入了谷歌的 TPU 生態(tài)系統(tǒng)，而英偉達則開始將其 NVLink Fusion SerDes IP 開放給 IC 和 IP 設(shè)計合作伙伴。

在此背景下，SerDes能力正成為 ASIC 供應(yīng)商的關(guān)鍵差異化因素，因為各公司競相加強互連技術(shù)以支持人工智能基礎(chǔ)設(shè)施。這引發(fā)了一些關(guān)鍵問題：SerDes 是什么，它為何變得如此重要，以及哪些參與者正在塑造這一快速發(fā)展的領(lǐng)域。

SerDes是什么？

SerDes（序列化器/反序列化器）是一種基礎(chǔ)技術(shù)，它能夠使芯片之間實現(xiàn)高速數(shù)據(jù)傳輸，旨在最大限度地提升芯片間連接的帶寬，同時盡可能減少物理 I/O 連接的數(shù)量。

SerDes技術(shù)正是通過將大量并行數(shù)據(jù)轉(zhuǎn)換為高速串行流以供傳輸（串化器），然后在接收端將其還原為并行數(shù)據(jù)（反串化器）來實現(xiàn)這一功能的。通過這種方式，該技術(shù)顯著提升了數(shù)據(jù)吞吐量，而無需增加I/O引腳的數(shù)量。在人工智能時代，原本只是芯片上的一種接口模塊的SerDes技術(shù)已被提升至關(guān)鍵基礎(chǔ)設(shè)施的地位——這是決定系統(tǒng)可擴展性程度的關(guān)鍵因素。

自動駕駛和高級駕駛輔助系統(tǒng)（ADAS）中，SerDes用于傳輸來自多個傳感器（如攝像頭、雷達、激光雷達）的數(shù)據(jù)。這些系統(tǒng)需要實時處理大量數(shù)據(jù)，因此高帶寬的SerDes接口至關(guān)重要。

智能手機、平板電腦和高分辨率顯示器等設(shè)備中，SerDes技術(shù)被用于高速數(shù)據(jù)傳輸，例如連接顯示屏和處理器。

在5G網(wǎng)絡(luò)中，SerDes用于基站與核心網(wǎng)絡(luò)之間的高速數(shù)據(jù)傳輸。隨著數(shù)據(jù)需求的增加，SerDes技術(shù)在實現(xiàn)高效和可靠的數(shù)據(jù)通信中發(fā)揮了重要作用。

ASIC供應(yīng)商在SerDes領(lǐng)域展開競爭

高速SerDes 市場的競爭主要集中于兩大陣營：既有 SerDes IP 供應(yīng)商，如 Synopsys 和 Cadence；以及正在開發(fā)自有 SerDes 能力的 ASIC 設(shè)計公司。

博通和Marvell等領(lǐng)先的 ASIC 設(shè)計公司同時也是 SerDes 領(lǐng)域的佼佼者，這并非巧合，因為該技術(shù)確保了芯片之間的可靠連接。其中，博通的數(shù)據(jù)中心 Tomahawk 交換機具有極高的SerDes 密度優(yōu)勢：Tomahawk 5（51.2T）集成了多達 64 個 Peregrine SerDes 核心，每個核心配有 8 個 106Gbps PAM4 收發(fā)器和 PCS。

6月開始出貨的Tomahawk 6采用小芯片架構(gòu)，支持100G/200G SerDes及共封裝光模塊（CPO）。該產(chǎn)品專為百萬級XPUs規(guī)模的人工智能集群設(shè)計，提供全面的人工智能路由和互連功能，采用臺積電3納米工藝制造。另一方面，博通的SerDes以高性能和深度集成著稱，而Marvell的優(yōu)勢在于協(xié)議廣度和先進工藝節(jié)點的適應(yīng)性。報告特別強調(diào)，Marvell在PCIe SerDes產(chǎn)品節(jié)奏上領(lǐng)先博通，使其在服務(wù)器端HBM連接和存儲控制器市場占據(jù)決定性優(yōu)勢。

在先進制程競賽中，Marvell同樣積極布局——其于2025年發(fā)布的首款2納米硅IP專為新一代AI與云基礎(chǔ)設(shè)施設(shè)計，采用臺積電2納米工藝制造。據(jù)該公司聲明，該平臺以廣泛的半導體IP組合為核心，涵蓋電/光SerDes、2D/3D芯片間互連、先進封裝、硅光子學、定制HBM計算架構(gòu)、片上SRAM、SoC互連網(wǎng)絡(luò)及PCIe Gen 7等高速接口。

聯(lián)發(fā)科崛起為SerDes領(lǐng)域勁敵

值得注意的是，聯(lián)發(fā)科已憑借其200G SerDes技術(shù)成為強勁競爭者，其400G IP項目計劃于2026年推出。TrendForce預(yù)測，到2026年底AI芯片將全面過渡至224G SerDes——聯(lián)發(fā)科的224G技術(shù)實力正成為其贏得TPU v8e項目及后續(xù)訂單的關(guān)鍵。

聯(lián)發(fā)科在云端ASIC市場的立足點源于其深厚的SerDes技術(shù)積淀：當前其112Gb/s SerDes DSP采用PAM-4接收架構(gòu)，在4nm工藝下實現(xiàn)超過52dB的損耗補償，保持低信號衰減與高抗干擾性——這對數(shù)據(jù)中心和先進封裝至關(guān)重要。報告指出，其專為數(shù)據(jù)中心設(shè)計的224G SerDes已完成硅片驗證，因技術(shù)成熟度備受業(yè)界矚目。

當前ASIC廠商正面臨新挑戰(zhàn)：SerDes市場競爭日趨激烈，224G SerDes開發(fā)與光引擎集成已成為核心差異化要素。隨著數(shù)據(jù)速率持續(xù)攀升，傳統(tǒng)銅纜互連已觸及物理極限。因此在400G以上領(lǐng)域，技術(shù)必然轉(zhuǎn)向光傳輸領(lǐng)域，這將成為行業(yè)未來投資的核心焦點。

*聲明：本文系原作者創(chuàng)作。文章內(nèi)容系其個人觀點，我方轉(zhuǎn)載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯(lián)系后臺。