CPO：未來數(shù)據(jù)中心技術(shù)面臨的測(cè)試挑戰(zhàn)

（本文編譯自Semiconductor Digest）

數(shù)據(jù)中心正面臨嚴(yán)峻的能源危機(jī)。相關(guān)數(shù)據(jù)預(yù)測(cè)顯示，到2030年，信息通信技術(shù)（ICT）領(lǐng)域的電力消耗將占全球總耗電量的20%，而數(shù)據(jù)中心正是ICT領(lǐng)域的核心耗電主體。尤其值得關(guān)注的是，人工智能驅(qū)動(dòng)的工作負(fù)載對(duì)電力需求激增，這一現(xiàn)狀已促使亞馬遜、谷歌等科技巨頭積極探索替代能源方案，甚至著手布局自建小型核電站。

在緩解數(shù)據(jù)中心電力負(fù)擔(dān)的諸多路徑中，將電子設(shè)備互連方式從傳統(tǒng)銅基互連轉(zhuǎn)向硅光子學(xué)，是當(dāng)前最具前景的方向之一。硅光子學(xué)以硅為光學(xué)介質(zhì)構(gòu)建光子系統(tǒng)，其支撐的光互連不僅功耗更低，還能提供更高帶寬，且在長距離傳輸場(chǎng)景下表現(xiàn)出更優(yōu)性能。這些核心優(yōu)勢(shì)，使其成為高性能計(jì)算（HPC）與人工智能驅(qū)動(dòng)型數(shù)據(jù)中心數(shù)據(jù)傳輸網(wǎng)絡(luò)的理想解決方案。

CPO：一項(xiàng)顛覆性技術(shù)

傳統(tǒng)光互連雖已在網(wǎng)絡(luò)應(yīng)用中沿用多年，但硅光子學(xué)通過將光學(xué)器件直接集成至半導(dǎo)體芯片，實(shí)現(xiàn)了技術(shù)的突破性升級(jí)（如圖1所示）。這一革新直接催生了共封裝光學(xué)（CPO）技術(shù)——在該技術(shù)架構(gòu)下，光學(xué)引擎與交換機(jī)專用集成電路（ASIC）被集成于同一封裝內(nèi)，大幅提升了系統(tǒng)集成度與傳輸效率。

圖1：CPO是一項(xiàng)創(chuàng)新性封裝技術(shù)，它將硅光子芯片與數(shù)據(jù)中心交換機(jī)或GPU計(jì)算設(shè)備集成到同一塊襯底上，有效縮短信號(hào)傳輸路徑，降低能耗與延遲。

CPO技術(shù)的發(fā)展，首要驅(qū)動(dòng)力來自行業(yè)對(duì)能效提升的迫切需求：用光子互連替代傳統(tǒng)銅互連，能顯著降低系統(tǒng)功耗，契合數(shù)據(jù)中心綠色化發(fā)展趨勢(shì)。其次，更長的傳輸距離需求也為CPO技術(shù)提供了發(fā)展契機(jī)——光互連的傳輸范圍可覆蓋從毫米級(jí)到千米級(jí)，且信號(hào)衰減極小；尤其值得一提的是，光子器件在長距離傳輸中近乎無損耗，這使得數(shù)百米外的兩臺(tái)AI加速器可共享工作負(fù)載，形成統(tǒng)一協(xié)同的計(jì)算資源。

此外，CPO技術(shù)還能助力實(shí)現(xiàn)更高的數(shù)據(jù)速率，這一優(yōu)勢(shì)在當(dāng)前帶寬需求爆發(fā)的背景下尤為關(guān)鍵，因?yàn)橐蕴W(wǎng)交換機(jī)的帶寬已從2013年的1.28太比特/秒（Tbps）躍升至如今的102.4太比特/秒（Tbps）以上。成本優(yōu)勢(shì)則是推動(dòng)CPO落地的另一重要因素：借助硅光子技術(shù)，可借助標(biāo)準(zhǔn)半導(dǎo)體制造工藝實(shí)現(xiàn)規(guī)模化生產(chǎn)，大幅降低器件制造成本，為技術(shù)普及奠定基礎(chǔ)。

總體而言，CPO目前仍處于技術(shù)發(fā)展階段，其穩(wěn)定運(yùn)行需依賴采用先進(jìn)2.5D/3D封裝技術(shù)的集成電路（IC），以確保系統(tǒng)性能的無縫銜接。然而，這種高度集成化與技術(shù)復(fù)雜性，也為CPO帶來了一系列重大的測(cè)試挑戰(zhàn)。

應(yīng)對(duì)CPO測(cè)試的核心挑戰(zhàn)

由于CPO需同時(shí)進(jìn)行電學(xué)驗(yàn)證與光學(xué)驗(yàn)證，其測(cè)試邏輯與傳統(tǒng)半導(dǎo)體測(cè)試方式存在顯著差異。這類混合系統(tǒng)包含多達(dá)36個(gè)光學(xué)引擎及計(jì)算ASIC芯片，因此對(duì)測(cè)試方法的精度要求極高。

當(dāng)前最緊迫的問題之一是光纖對(duì)準(zhǔn)精度。光學(xué)測(cè)試需將光纖線纜與每個(gè)光學(xué)引擎進(jìn)行精準(zhǔn)對(duì)準(zhǔn)，目前實(shí)驗(yàn)室環(huán)境中該流程仍以人工操作為主，但面向大批量生產(chǎn)時(shí)，必須實(shí)現(xiàn)自動(dòng)化轉(zhuǎn)型。對(duì)準(zhǔn)精度至關(guān)重要，即使是微米級(jí)的微小偏差，也可能導(dǎo)致信號(hào)衰減、功率損耗或測(cè)量結(jié)果不準(zhǔn)確。

另一大挑戰(zhàn)是生產(chǎn)可擴(kuò)展性。目前，CPO測(cè)試仍主要局限于小批量實(shí)驗(yàn)室環(huán)境，且需滿足多項(xiàng)嚴(yán)苛條件，包括主動(dòng)熱管理、高功率供應(yīng)、大型封裝件處理、定制化光子器件操作與對(duì)準(zhǔn)、高速數(shù)字信號(hào)測(cè)試、寬帶光子信號(hào)測(cè)試以及高頻射頻（RF）信號(hào)測(cè)試。要實(shí)現(xiàn)規(guī)模化量產(chǎn)，就必須將光學(xué)儀器集成到自動(dòng)測(cè)試設(shè)備（ATE）環(huán)境中，因?yàn)樵诟咄掏铝繄?chǎng)景下，人工對(duì)準(zhǔn)既不現(xiàn)實(shí)也不可行。

從傳統(tǒng)電學(xué)測(cè)試向電光信號(hào)測(cè)試的轉(zhuǎn)型，也帶來了新的復(fù)雜性。盡管自動(dòng)測(cè)試設(shè)備（ATE）長期以來一直依賴數(shù)字與射頻測(cè)試方法，但光學(xué)引擎還需要額外的測(cè)試技術(shù)，如誤碼率（BER）分析和眼圖測(cè)量。更關(guān)鍵的是，由于探針無法與光信號(hào)直接連接，必須采用OTA光學(xué)測(cè)試。與基于直接電接觸的測(cè)試相比，這給ATE帶來了獨(dú)特挑戰(zhàn)，因此需要全新的驗(yàn)證策略。

不同晶圓廠的工藝差異進(jìn)一步加劇了測(cè)試復(fù)雜性。臺(tái)積電（TSMC）、格羅方德（GlobalFoundries）等不同半導(dǎo)體晶圓廠，采用的硅光子制造方案各不相同：例如臺(tái)積電采用雙晶圓堆疊工藝，而格羅方德則將光學(xué)與電學(xué)組件集成在單張晶圓上。這些差異會(huì)影響測(cè)試方法，因此需要靈活且具備適應(yīng)性的測(cè)試解決方案，以兼容不同廠商的制造流程。

為CPO制定合理的測(cè)試策略，還需權(quán)衡ATE設(shè)備與系統(tǒng)級(jí)測(cè)試（SLT）的利弊。得益于近期將光學(xué)儀器直接集成到測(cè)試頭的技術(shù)進(jìn)步，ATE設(shè)備如今已能支持CPO的完整生命周期測(cè)試，從早期特性表征到大批量生產(chǎn)。這使得電學(xué)與光學(xué)領(lǐng)域的并行、可擴(kuò)展測(cè)試成為可能，同時(shí)保證了高信號(hào)完整性與高吞吐量。

相比之下，系統(tǒng)級(jí)測(cè)試（SLT）則扮演著互補(bǔ)角色：它無需直接對(duì)光路進(jìn)行表征，而是在模塊或系統(tǒng)層面驗(yàn)證端到端的功能性能。將ATE設(shè)備與系統(tǒng)級(jí)測(cè)試（SLT）相結(jié)合，可構(gòu)建分層測(cè)試架構(gòu)，該架構(gòu)與“左移/右移”測(cè)試方法論相契合，既能最大化缺陷覆蓋率，又能在規(guī)模化生產(chǎn)中實(shí)現(xiàn)成本與速度的優(yōu)化。

結(jié)語

作為緩解數(shù)據(jù)中心能源危機(jī)、支撐高帶寬需求的核心技術(shù)，CPO的發(fā)展前景廣闊，但測(cè)試環(huán)節(jié)的復(fù)雜性仍是其規(guī)模化落地的關(guān)鍵瓶頸。從光纖對(duì)準(zhǔn)的精度控制，到量產(chǎn)場(chǎng)景下的可擴(kuò)展性突破，再到適配不同工藝的靈活測(cè)試方案，每一項(xiàng)挑戰(zhàn)的解決都需技術(shù)創(chuàng)新與產(chǎn)業(yè)協(xié)同。隨著ATE與SLT分層測(cè)試架構(gòu)的完善，以及自動(dòng)化、高精度測(cè)試技術(shù)的迭代，CPO必將逐步克服測(cè)試難題，成為未來數(shù)據(jù)中心技術(shù)升級(jí)的重要支柱，推動(dòng)ICT行業(yè)向更高效、更綠色的方向發(fā)展。