智驅設計 芯構智能AI+EDA For AI2025芯和半導體用戶大會隆重舉行

2025年10月31日，2025芯和半導體用戶大會在上海隆重舉行，本屆大會以“智驅設計，芯構智能（AI+EDA For AI）”為主題，聚焦AI大模型與EDA深度融合，共同探索人工智能時代“從芯片到系統”的硬件設計創新與生態共建新范式。

上海市浦東新區科技和經濟委員會主任汪瀟、上海交通大學集成電路學院常務副院長郭小軍出席大會并致辭。兩位嘉賓特別祝賀芯和半導體成為首家斬獲工博會CIIF 大獎的國產EDA，高度認可芯和過去一年的發展，精準把握從芯片向系統升級的EDA行業趨勢，引入AI+EDA的STCO創新設計范式，彰顯國家級專精特新企業擔當與引領作用。同時，他們寄語芯和半導體持續發力，為助力中國AI 基礎設施實現安全穩定運行、推動科技自立自強貢獻力量。

芯和半導體創始人、總裁代文亮博士在主題演講中，深度解讀EDA 與 AI 融合的行業趨勢。他指出，隨國務院《關于深入實施 “人工智能 +” 行動的意見》落地，半導體行業正迎全方位變革：一方面，AI 大模型訓推需求爆發，而摩爾定律放緩使單芯片性能提升受限，Chiplet 先進封裝成延續算力增長關鍵，倒逼 EDA 工具從單芯片設計拓展至封裝級協同優化，具備跨維度系統級設計能力；另一方面，AI 數據中心設計已成覆蓋異構算力、高速互連、供電冷卻的復雜系統工程，EDA 行業需通過技術重構與生態整合，推動設計范式從 DTCO 升級為全鏈路 STCO，實現從芯片到系統的能力躍遷。代博士同時宣布，憑借在 Chiplet、封裝與系統領域的長期積淀及多物理場仿真分析的技術優勢，芯和半導體已在 “芯片到系統全棧 EDA” 領域建立先發優勢，并通過全面引入AI智能體，全方位支撐AI算力芯片、AI 節點 Scale-Up 縱向擴展與 AI 集群 Scale-Out 橫向擴張，保障 AI 算力穩定輸出。更令人驚喜的是，芯和首次在EDA中加入了“XAI 智能輔助設計” 核心底座，從建模、設計、仿真、優化等多方面賦能，推動EDA 從傳統 “規則驅動設計” 演進為 “數據驅動設計”，大幅提升設計效率，標志著國產EDA正式跨入AI時代。

芯和半導體的多位重磅用戶代表和合作伙伴，從AI硬件產業的上下游和產學研相結合的范疇，為我們描繪了整個國內AI生態圈發展的全貌。從IP專家芯原，到芯片IDM村田，從系統設計公司聯想，到晶圓制造廠新銳芯聯微，從高校集成電路科研領先單位浙江大學，最終閉環到賦能整個AI生態圈的基石——國產EDA的代表芯和半導體。

在主論壇壓軸環節，芯和半導體正式發布Xpeedic EDA 2025 軟件集，涵蓋三大核心平臺 ——Chiplet 先進封裝設計平臺、封裝 / PCB 全流程設計平臺、集成系統仿真平臺，全面對標AI硬件設施設計從芯片級、節點級到集群級的算力、存儲、供電和散熱挑戰，并通過六大行業解決方案 ——Chiplet 先進封裝解決方案、射頻解決方案、存儲解決方案、功率解決方案、數據中心解決方案、智能終端解決方案實現全方位部署和落地。

大會技術分論壇環節涵蓋了算力（AI HPC）、互連（5G 射頻與網絡互連）兩條主線。AI Chiplet 先進封裝論壇圍繞AI芯片的Chiplet架構和先進封裝異構集成，燧原分享了 AI 芯片封裝散熱難題解決方案，中興微探討光電共封相關技術，華進闡述先進封裝助力 AI 系統集成路徑，芯德介紹先進封測賦能 AI 算力芯片實踐，云天分享 TGV 設計訣竅；高速高頻互連論壇中，萬里眼、芯成漢奇、一博科技、OPPO、烽火通信、中興通訊分別從測試儀器、存儲、PCB 系統、智能終端、數據中心角度，探討如何助力 AI 算力實現 Scale-Up 與 Scale-Out 的相關經驗；同時，來自清華、上海交大等國內集成電路頂級科研團隊，分享了更多與芯和產學研合作的前沿開發成果。

除此之外，大會現場的EDA生態展示區里，芯和攜手芯原股份、村田中國、萬里眼、一博科技、概倫電子、奇異摩爾、行芯、晟聯科、思爾芯等多家生態合作伙伴，展示了協同優勢，助力中國集成電路產業攻克關鍵技術、構建完善生態，為推動高水平科技自強注入 AI 新動能！