ASML，跨足后段市場

本文由半導體產業縱橫（ID：ICVIEWS）編譯自technews

ASML XT:260 登場。

隨著人工智能（AI）芯片和高性能計算（HPC）需求的爆發式增長，全球半導體產業正加速邁入異質整合與先進封裝的全新發展階段。在傳統半導體制造流程中，光刻技術的研發重心多集中于前端晶圓制造環節，然而當前后段封裝所需的光刻制程能力，已成為制約下一代系統級芯片（SoC）設計升級的關鍵瓶頸。為解決芯片尺寸持續擴大及晶圓翹曲帶來的制程難題，全球光刻設備龍頭企業ASML近日正式宣布推出新型光刻設備 XT:260，通過大幅擴大曝光場范圍，顯著提升了先進封裝制程的生產效率與產品良率，為行業發展注入新動力。

ASML表示，現代芯片設計正越來越依賴垂直與水平雙向的 “堆疊方式”，以此實現更強大的功能輸出與更高的傳輸帶寬。這類堆疊結構通常集成多種異質元件，在處理器單元中，可將最新的圖形處理器（GPU，如 B200 型號）或中央處理器（CPU）等核心部件進行靈活組合搭配；在存儲領域，動態隨機存取存儲器（DRAM）經垂直堆疊后形成高性能內存（HPM），這也是高頻寬內存（HBM）的簡化表述，能夠滿足高性能計算對存儲速度的嚴苛要求；而在光電整合領域的共封裝光學（CPO）技術，盡管目前尚未實現量產，但ASML判斷其將在未來幾年內成為半導體行業重要的技術轉折點。在這些復雜的芯片堆疊結構中，中介層扮演著至關重要的橋接角色，尤其是中介層表面需布設精密電路，必須通過光刻曝光制程才能將電路圖案精準印制，這對光刻設備的性能提出了極高要求。

據ASML介紹，依據臺積電的技術路線圖（Roadmap），業界普遍以 “掩膜版尺寸” 作為衡量中介層大小的核心指標，一塊掩膜版尺寸可視為一個基礎面積單位。當前行業內中介層的主流組裝尺寸約在 3.x 塊至 5.x 塊掩膜版大小的水平，而未來技術發展的目標是將這一尺寸提升至約八塊掩膜版大小。隨著中介層尺寸的不斷增大，傳統光刻設備正面臨兩大核心技術挑戰，嚴重制約了先進封裝技術的迭代速度。

第一個核心挑戰是曝光場范圍限制。傳統光刻設備的單次曝光場覆蓋面積有限，若要加工尺寸達到八塊掩膜版大小的大型中介層，必須采用分區多次曝光的方式完成。這種操作模式不僅大幅延長了生產周期，降低了制造效率，還可能因多次曝光的對齊誤差影響電路圖案的精度，進而拖累產品良率。第二個核心挑戰是晶圓翹曲問題。在先進封裝領域存在一個特殊規律：芯片尺寸越大，制程難度越高。當多種不同材質的芯片被整合組裝時，由于各類材料的熱膨脹系數存在差異，晶圓在制程加熱過程中極易發生彎曲變形，也就是行業常說的晶圓翹曲。這種變形會直接導致光刻圖案印制偏移，傳統光刻設備難以應對這種非平整晶圓的加工需求。

為精準破解上述兩大難題，ASML針對性研發并于 2025 年推出了 XT:260 新型光刻設備。該設備的核心突破在于顯著擴大了單次曝光場的覆蓋范圍，從根本上提升了大型中介層的曝光效率。根據ASML公布的測試數據，XT:260 機型的產能表現相較于行業內競爭對手的同類設備，實現了大幅度領先。同時，該設備專門搭載了應對晶圓翹曲的專項技術，能夠精準適配因異質整合導致的晶圓彎曲問題，確保在非平整晶圓表面仍能完成高精度的光刻作業，徹底解決了困擾行業的關鍵制程痛點。

ASML相關負責人表示，XT:260 的成功推出是公司發展歷程中 “非常重要的里程碑”。這標志著ASML在過去關注度相對較低的后段封裝光刻領域，經過長期深耕研發取得了實質性突破，進一步完善了自身的技術布局。值得注意的是，XT:260 的應用場景極為廣泛，不僅適用于中介層的光刻加工，還可覆蓋三維集成電路（3DIC），包括臺積電命名為系統集成芯片（SoIC）的相關技術領域，同時在光電整合的共封裝光學（CPO）技術量產階段也具備廣闊的應用前景。這些應用方向與ASML提出的 “全方位光刻” 理念高度契合，預示著未來的光刻技術將不再是單一環節的設備支撐，而是朝著系統性、全流程的整合解決方案方向發展。

當前，全球半導體行業對先進封裝技術的需求日益迫切，XT:260 的問世恰逢其時。作為光刻設備領域的領軍企業，ASML此次推出的新型設備，不僅將助力自身鞏固市場領先地位，更將為全球芯片設計企業突破技術瓶頸提供關鍵支撐，加速人工智能、高性能計算等新興領域的技術落地與產業升級。業界普遍認為，隨著 XT:260 等先進設備的逐步落地，半導體異質整合與先進封裝的發展進程將顯著加快，為全球半導體產業開辟新的增長空間。

*聲明：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯系后臺。