業界首款基于臺積電 COUPE 平臺的AI芯片光互聯方案亮相

在本周舉辦的臺積電歐洲開放創新平臺（OIP）論壇上，Alchip 與Ayar Labs 聯合展示了一款基于臺積電 COUPE 平臺的全集成式封裝內光學 I/O 引擎。該方案可為下一代 AI 加速器提供光互聯能力，通過整合Ayar Labs的硅光 TeraPHY 芯片、Alchip的電接口芯片及可插拔光纖連接器，每臺加速器的帶寬可達 100Tb/s，并能通過行業標準 UCIe 接口與其他芯片互聯。其目標用戶為需要光互聯功能，但無法從零自主搭建光學子系統的硬件開發商。

2024 年臺積電推出緊湊型通用光子引擎（COUPE）框架時，主要面向 AMD、英偉達等大型芯片開發商 —— 這類企業有能力自主設計電子集成電路（EIC）和光子集成電路（PIC），再委托臺積電代工生產。

但許多定制化加速器設計商并無資源開展垂直整合（不同于英偉達：其憑借 NVL72、NVL144 及 NVL576 平臺，掌控了從計算到橫向擴展互聯的全技術棧），他們傾向于授權使用各類所需技術，轉而專注于開發具有差異化優勢的 IP。而Alchip與Ayar Labs推出的這款量產級光學子系統正填補了這一空白：小型芯片設計商無需前期投入數千萬美元，即可相對便捷地為其芯片添加光互聯功能。

該聯合方案是一款三芯片組共封裝光學I/O 子系統，核心組成包括：

1.Alchip UCIe-A 至 UCIe-S 協議轉換芯片組：終結加速器的 UCIe-A 接口，并通過 UCIe-S（流傳輸）實現縱向擴展協議（UALink、PCIe、以太網、SUE）；

2.Alchip EIC 芯片：提供低功耗串并轉換器（SerDes）、調制驅動器、時鐘電路及控制模塊；

3.Ayar Labs TeraPHY PIC 芯片：基于硅光技術實現光調制與探測功能。

值得一提的是，Alchip的協議轉換芯片還可承載封裝于 UCIe 物理接口之上的非 UCIe 協議，因此能與采用專有協議的計算芯片兼容。該 PIC 芯片采用微環架構，配備可插拔光纖連接器以兼顧可制造性，并提供兩種鏈路選項：PAM4 粗波分復用（CWDM）方案（每跳延遲 100-200 納秒，誤碼率 < 10??），以及密集波分復用（DWDM）快速跟進方案（每跳延遲 20-30 納秒，誤碼率 < 10?12）。

該光學子系統支持超大規?？v向擴展，每臺加速器可提供 100Tb/s 以上帶寬，單設備最多支持 256 個以上光端口，能夠連接多個機架中的數百個處理器，使其作為單個大型處理器協同運行。此外，兩家公司還設想將該方案應用于內存擴展器領域。

其參考設計（實物模型）包含兩顆全掩膜版加速器芯片、八組高帶寬內存（HBM）堆棧、四顆協議轉換芯片組及八臺Ayar Labs TeraPHY 光學引擎，所有組件均集成于一塊帶有電源完整性集成無源器件的基板上。Alchip發布的系統架構圖顯示，該平臺可實現 XPU 間互聯、XPU 與交換機互聯、交換機間互聯，甚至支持光學內存擴展。

通過采用Alchip以芯片組形式銷售的該子系統，幾乎所有 AI 加速器開發商都能為其產品配備超高帶寬、低延遲、高能效的機架級乃至多機架級互聯能力 —— 對于小型企業而言，自主研發這類功能的成本過高，難以承擔。

AMD 技術峰會邀請報名：FPGA/SoC+x86嵌入式