AMD首次公布Zen 6設計：臺積電2nm工藝，EPYC最高256核

毫無疑問，AMD的Zen系列處理器，這幾年已經超越Intel的酷睿處理器，成為X86芯片最耀眼的產品。盡管現在都逼得Intel的CPU和主板比AMD還便宜，并且將性價比之這一榮譽拱手讓給了Intel，但毫無疑問，新一代的Zen 6處理器，必然還是眾多用戶關注的重心，畢竟現在大家都認為AMD的處理器強于Intel，這個底層認知的改變，才是AMD的底氣。

雖然2026年都不見得能看到桌面版的Zen 6處理器上市，不過AMD近日倒是以數據中心的EPYC處理器為例，正式發布了首個Zen 6架構設計的文檔，從這個文檔中我們看到了不少關于Zen 6架構設計的細節，比如制造工藝、功能特性等等。而且考慮到桌面版的銳龍和服務器版的EPYC處理器底層邏輯相同，所以對用戶來說還是有一定吸引力。

之前我們已經知道，EPYC Zen 6是首個采用臺積電2nm工藝的高性能處理器，最多256個核心。 而AMD最新文檔的標識，Zen 6架構并不是Zen 4/5的漸進式小幅度升級，而是經過了全面翻新，專門為高吞吐量設計的更寬架構，擁有8個寬度的指令調度引擎，同時也會支持SMT同步多線程。這實際意味著AMD在多線程性能上會進一步提升。

另外，Zen 6重點增強了對矢量(向量)運算、浮點運算執行狀態的監測能力，顯然非常重視密集型數學運算負載。Zen 6核心還配備了特殊的計數器，用于統計閑置調度窗口、后端流水線阻塞、線程選擇損耗等，再次印證Zen 6架構上對更寬發射技術與SMT仲裁機制的戰略思路。作為處理器的基本特性，這些設計應該都會下放到桌面版的銳龍上。

Zen 6依然支持512位完整寬度的AVX-512指令集，兼容FP64、FP32、FP16、BF16等數據格式，支持FMA(融合乘加)、MAC(乘積累加)運算，以及浮點-整數混合矢量執行，包括VNNI(矢量神經網絡指令集)、AES(高級加密標準)、SHA(安全哈希算法)等。 不僅如此，Zen 6 AVX-512的持續吞吐量極高，需要借助合并式性能計數器才能實現精準測量。

從AMD的介紹來看，Zen 6是AMD首次從底層開始、專為數據中心和AI應用場景打造的微架構，必將成為一款計算利器。不過EPYC處理器上的一些規格和特性，肯定會閹割了才會放到桌面版的銳龍上，所以除了規模之外，會砍掉哪些功能特性，是一個有趣的猜想。此外，我們還是得說，對于習慣了AMD的我們來說，盡管現在Intel的處理器和主板都更便宜，但似乎用戶已經更愿意購買AMD的處理器了。