打造下一代3D NAND閃存

本文由半導體產業縱橫（ID：ICVIEWS）編譯自semiengineering

深垂直孔和凹陷特征對最好的計量方法提出了挑戰。

每一代3D NAND閃存的存儲容量都比上一代增加約30%，目前的芯片尺寸僅相當于指甲蓋大小，卻能存儲高達2太比特的數據。隨著新產品發布周期從18個月縮短至12個月，芯片制造商們正不斷創新，以實現如此驚人的擴展速度。

3D NAND技術是手機、固態硬盤、數據中心、個人電腦和SD 卡的核心組件。每年超過 30% 的資本設備訂單都用于制造閃存芯片的工具集。除了在全球支出中扮演重要角色外，3D NAND 還推動 3D 計量和檢測技術邁向新的高度。這需要多種技術的結合，包括光學、X 射線、高能電子束和電子束電壓對比度技術，同時，諸如基于 GaN 的電子束等全新方法也因其能夠檢測關鍵缺陷而被引入。

自3D NAND 閃存開始在企業級固態硬盤中發揮作用以來，芯片制造商一直在使用環繞式柵控電荷陷阱單元。這些單元與浮柵單元有些類似，但其電壓模式不同，電子進出陷阱層的方式也不同。氮化硅構成了這些陷阱單元。

氮化硅是理想的隔離材料，因為它比多晶硅更不易產生缺陷和漏電，而且支持編程/擦除循環所需的電壓更低。因此，電荷陷阱單元可以使用更薄的氧化層，并降低氧化層上的應力，從而比浮柵單元具有更高的耐久性。電荷陷阱方法還可以實現更快的讀寫操作，并降低能耗。

為了制造3D NAND器件，芯片制造商會在存儲單元的多個水平薄膜層上沉積存儲單元，并在這些存儲單元上創建垂直通道孔連接。為了提高存儲容量，通常會堆疊兩層或三層更薄的氧化物-氮化物薄膜。Lam Research和TEL提供的低溫刻蝕系統在制造直徑小于100納米、深度為6至10微米的高深寬比孔方面發揮著關鍵作用，因為在超低溫（低至-60°C）下，刻蝕速率顯著提高，這是因為刻蝕前沿的反應物質濃度更高，去除能力更強。非晶碳硬掩模有助于垂直刻蝕。挑戰在于如何在實現近乎垂直輪廓的同時，防止彎曲、扭曲或傾斜。

3D NAND 閃存的微縮技術正從三個方面推進。首先，NAND 制造商正在縮小觸點孔之間的間距，從而在相同的硅片面積內實現更多存儲單元。其次，通過增加氧化層/字線的層數，堆疊結構也在垂直方向上擴展。第三是所謂的邏輯微縮。在此過程中，每個存儲單元可以封裝更多比特，從三層單元 (TLC)、四層單元 (QLC) 到五層單元 (PLC)，每種單元的工作閾值電壓都不同。

水平和垂直方向的縮放相結合，需要蝕刻工藝實現絕對的輪廓控制。“如果孔徑和孔形狀不夠完美，就會受到附近器件的干擾，從而無法進行邏輯縮放，”Lam Research全球產品副總裁Tae Won Kim 表示。

在3D NAND的所有重要特征中（見圖1），包括存儲孔、狹縫、階梯觸點和外圍觸點，垂直存儲孔的尺寸最小。“客戶需要高分辨率的通道孔、字線切割溝槽和硬掩模孔的z軸輪廓圖，”Onto Innovation公司光學計量應用開發總監Nick Keller表示，“他們還希望了解蝕刻回刻步驟中通道孔底部（或頂部）的垂直凹槽尺寸。”

圖1：3D NAND 的關鍵特征包括微小的存儲孔、狹縫、階梯狀觸點和外圍觸點。來源：Lam Research

垂直堆疊存儲單元具有多項重要優勢。它能提供更高的位密度，并通過縮短單元間的互連長度來提升電氣性能，從而降低功耗。氮化物層是犧牲層，因此需要使用濕法刻蝕去除，然后用金屬層替代。

在柵極后置集成工藝中，字線由鎢構成。鎢的置換和分離過程會產生多種缺陷，包括鎢空洞、氧化物空洞和橋接缺陷。

對于工藝集成商以及缺陷檢測和減少而言，字線集成是一項特殊的挑戰。諸如CD-SEM或原子力顯微鏡(AFM)之類的技術難以觀察內部結構。主要關注的缺陷通常是堆疊結構中的亞表面缺陷（尤其是空隙），或是高深寬比存儲孔底部蝕刻后殘留物造成的缺陷。

鎢蝕刻或鎢凹槽工藝之后是另一個關鍵的計量步驟。這一步驟至關重要，因為鎢蝕刻不足會導致字線短路，進而損壞存儲串。而過度蝕刻通常會導致器件性能下降。

在最新的3D NAND芯片中，存儲單元堆疊結構制造完成后，會通過晶圓鍵合技術與下方的控制邏輯連接。聲學顯微鏡是檢測關鍵晶圓界面處空隙的常用方法。

散射測量法（也稱光學CD，OCD）是晶圓廠廣泛使用的最佳工具

多年前，為了更好地測量垂直孔內部，這些技術已從可見光波段擴展到紅外波段。

“對于3D NAND閃存，IRCD技術已在量產應用中得到驗證，可用于高縱橫比z軸輪廓測量，”Keller說道。他指出，雖然關鍵尺寸小角X射線散射（CD-SAXS）技術也已在制造環境中得到驗證，尤其是在層間傾斜和套刻測量方面，但CD-SAXS的吞吐量無法與光學方法相媲美。因此，CD-SAXS可能被選擇性地應用于其他方法無法提供相同信息的領域，例如確保不同存儲孔層之間的良好套刻。

紅外關鍵尺寸計量(IRCD) 之所以能夠提供垂直方向的輪廓靈敏度，僅僅是因為其工作波長范圍以及超晶格中的介電層（氮化硅和二氧化硅）。與光學關鍵尺寸計量 (OCD) 類似，IRCD 也是一種間接測量方法，它依賴于光譜響應與關鍵尺寸 (CD) 測量的穆勒矩陣相關性。為了滿足大批量生產的需求，IRCD 需要以與 OCD 系統相當的處理速度，捕捉晶圓內以及晶圓間的 CD 變化。

“中波和長波紅外波段的介電材料具有吸收峰，這些吸收峰取決于分子中存在的鍵類型（例如，SiO?的吸收峰是由于其在1000cm?1附近的‘伸縮振動’而形成的強Si-O鍵）。吸收峰的振幅和寬度隨波長變化，因此會調節光的穿透深度，”Keller解釋道。“其次，與紫外-可見-近紅外光譜儀相比，由于紅外波段的高頻振蕩較少，因此在紅外波段建立OCD模型速度更快，這在計算上具有優勢，因為RCWA（嚴格耦合波分析）計算中所需的諧波更少。”

IRCD可用于測量溝道孔CD以及第一層和第二層溝道孔上的氮化硅凹槽。測量氮化硅凹槽至關重要，因為自對準電荷陷阱層中的電荷限制有助于防止橫向電荷遷移，從而提高存儲器件的數據保持性能。

將現有工具擴展到測量深層結構中的關鍵尺寸時，一個根本性的挑戰是側面薄膜對信號的吸收。“如果薄膜層沒有吸收，理論上就沒有限制，但由于光譜分辨率或參數相關性的損失，建模可能會變得非常困難，”凱勒說。

電子束和X射線

電子束工具通常能提供比光學系統更詳細的缺陷分析。近年來，應用材料公司和科磊公司開發了高著陸能量系統，用于放大高深寬比孔洞的缺陷。

采用30keV高能量電子束進行計量，可以穿透高縱橫比（AR）孔。通過檢測背散射電子和二次電子，可以識別數微米深處的目標缺陷。高能量電子束還可以指示存儲器孔中殘留鎢的狀況。深度學習有助于ADC運行期間的缺陷分類，同時還能區分干擾缺陷和致命缺陷。

應用材料公司的高能電子束系統采用冷場發射槍，以更窄的電子束向結構輸送更多電子。該工具可提供高達60keV 的著陸能量。

但芯片制造商在使用高能量電子束時非常謹慎，因為電離輻射可能會損傷敏感的NAND層，尤其是介電層。任何對電荷陷阱區域的意外改變都可能影響器件的閾值電壓，從而降低性能或長期可靠性。

利用電子束點掃描系統進行電壓對比度檢測，是識別關鍵熱點的有效手段。該方法常用于器件學習或爬坡階段，此時熱點雖然極其罕見，但仍然存在。

“當人們說‘我想看看熱點’時，他們以為只要看一兩個熱點就能發現問題。但隨機缺陷既有確定性因素，也有統計性因素，”PDF Solutions總裁兼首席執行官John Kibarian 表示。“所以實際上，我需要查看 100 億到 200 億個熱點才能找到一個失效的。熱點的失效率雖然高于最低水平，但仍然非常非常罕見。而這正是如今在熱點分析中需要挖掘的關鍵所在。”

軟件在找出這些熱點方面發揮著關鍵作用。“這才是真正的挑戰——確定在電子束工具中應該關注哪些區域，才能在合理的時間內查看數百億個點，”基巴里安說。

另一種采用替代電子源的電子束技術或許能有效識別NAND閃存的缺陷。Kioxa公司近期宣布，正在評估一種基于GaN的電子束工具，用于3D NAND應用中的缺陷檢測。該GaN電子束系統由名古屋大學天野-本田實驗室和初創公司Photo Electron Soul聯合開發，有望實現非接觸式缺陷檢測、電學檢測和輪廓測量。該系統采用選擇性電子束輻射和實時光束強度控制，最大限度地減少光束偏差，從而增強缺陷檢測和故障根本原因分析。

另一種檢測高縱橫比孔內缺陷的有效方法是X射線檢測，包括X射線CT（計算機斷層掃描）。X射線檢測技術總體上受益于X射線源和檢測方法的最新改進。“隨著全包圍式結構的應用，對計量技術的需求日益增長，”布魯克公司產品營銷經理Juliette van der Meer表示， “我們推出了一款新型X射線檢測工具，它擁有更高的X射線源功率和更先進的探測器，能夠滿足大批量生產的需求。”

最后，在存儲單元結構構建完成后，NAND芯片制造商會將“陣列下CMOS”芯片鍵合到NAND存儲單元上。在此過程中，聲學顯微鏡被證明有助于識別混合鍵合或熔融鍵合工藝中晶圓之間的微小空隙。

聲學顯微鏡通過水介質發送高頻信號來識別鍵合晶圓中的缺陷。諾信測試測量公司采用的一種方法是在高速旋轉晶圓的同時，使用瀑布式換能器進行非浸沒式掃描，從而最大限度地降低污染或誤判的風險。換能器類型（頻率）的選擇取決于具體應用，可提供一系列焦距，用于檢測鍵合晶圓或鍵合芯片晶圓應用中的空隙。

真實性驗證

盡管上述方法均為非破壞性方法，但破壞性方法可以通過聚焦離子束刻蝕結合掃描電子顯微鏡（FIB-SEM）對器件進行橫截面分析，從而觀察器件晶圓的實際橫截面。在工藝開發和量產階段，FIB-SEM 方法可以揭示特征蝕刻不完全、彎曲或扭曲，尤其能夠發現通道孔之間的差異。

工藝建模/虛擬計量 表征

高度微縮特征中諸多微妙而復雜的良率限制因素的難度日益增加，使得虛擬晶圓制造、工藝建模和虛擬計量技術越來越受歡迎。這些技術的結合有助于在器件投產時確定最佳計量采樣率。芯片制造商可以評估計量精度和測量速度之間的權衡。虛擬制造還有潛力通過用快速、大規模的虛擬實驗設計(DOE) 替代有限且耗時的基于晶圓的實驗設計，從而加速半導體開發周期。

來自Lam Research 旗下公司 Coventor 的工程師們利用虛擬工藝建模和計量技術，量化了孔徑變化范圍以及通道從頂部到底部的錐度。[4] 他們模擬了氧化物/氮化物交替層疊的結構，并計算了通道頂部和底部的面積與高深寬比刻蝕工藝的關系。

“在標稱刻蝕條件下，通道頂部到底部的CD變化可以清晰地觀察并進行數值量化。為確保通道刻蝕到達底部觸點，每個堆疊層的側壁角度必須大于88°，否則刻蝕無法到達通道底部。通過引入這種虛擬計量和統計過程變異，可以在進行大量試錯硅片之前優化各種通道刻蝕工藝參數的工藝邊界，”作者指出。

結論

3D NAND 器件在計量測量和缺陷檢測方面帶來了新的挑戰。由于其包含大量高深寬比孔洞且蝕刻工藝難度較高，芯片制造商需要結合紅外對比衍射 (IRCD)、X射線檢測、高能量電子束蝕刻以及電子束電壓對比度等多種技術，才能“看清”深層結構內部，尋找殘留物、蝕刻不完全以及缺陷造成的結構彎曲和非垂直輪廓。

隨著Kioxa、三星、美光和 SK 海力士等公司準備推出具有更高堆疊、更小縫隙和更小內存孔的下一代 NAND，要實現這些復雜內存陣列的良率目標，需要采取全員參與的方法。

*聲明：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯系后臺。