芯片互聯(lián)，復(fù)雜性飆升

公眾號記得加星標(biāo)??，第一時(shí)間看推送不會(huì)錯(cuò)過。

幾十年來，電子器件通常采用兩級路由結(jié)構(gòu)來管理集成電路中產(chǎn)生的或終止的信號。近年來，路由層數(shù)增加到了五級。雖然這大大提高了電子設(shè)備的結(jié)構(gòu)靈活性，但也帶來了更大的復(fù)雜性，并增加了完成項(xiàng)目所需的決策數(shù)量。

這種轉(zhuǎn)變是漸進(jìn)式的，而非革命性的。開發(fā)者們一步一步地尋找解決方案，克服遇到的障礙，逐步推進(jìn)。就像溫水煮青蛙的故事一樣，我們會(huì)逐漸適應(yīng)每一次變化，以至于只有當(dāng)我們回顧過去，對比現(xiàn)在和過去，才能真正意識到累積變化的巨大影響。

起點(diǎn)

就本文而言，布線“結(jié)構(gòu)”或“平臺”被定義為互連的所在位置。歷史上，這兩種平臺分別是集成電路 (IC) 本身的金屬布線和印刷電路板 (PCB) 上的金屬布線。它們都提供多層布線，以最大限度地提高連接性，同時(shí)兼顧增加布線層的成本。這里必須謹(jǐn)慎使用“層”和“級”這兩個(gè)術(shù)語，因?yàn)?IC 和 PCB 是兩個(gè)級別的互連，每個(gè)級別都可以包含多個(gè)布線層。

直到最近，芯片和PCB這兩個(gè)層級之間的差異還足夠大，可以分別討論。芯片設(shè)計(jì)人員負(fù)責(zé)構(gòu)建芯片內(nèi)部的布線，而PCB設(shè)計(jì)人員則負(fù)責(zé)構(gòu)建連接集成電路與其他電路板組件的布線。

在這些層級以及所有其他層級上，線間距和層數(shù)之間都存在權(quán)衡。增加層數(shù)會(huì)增加成本，但可以減輕特定層級的布線壓力。“雖然增加層數(shù)可以降低布線密度，但也會(huì)增加圖形化的復(fù)雜性，并提高對橫向蝕刻效應(yīng)的敏感性，”Brewer Science公司光刻材料產(chǎn)品經(jīng)理Daniel Soden表示，“更大的線間距和更寬容的結(jié)構(gòu)設(shè)計(jì)有助于平衡這些權(quán)衡。”

兩種方案太少

三項(xiàng)發(fā)展挑戰(zhàn)了這種簡單的方案：

性能的提升使得信號傳輸?shù)木€路比以往任何時(shí)候都更加重要。過長的線路會(huì)降低性能，而傳統(tǒng)的互連方案提供了兩種互連尺度——芯片尺度（線路尺寸以納米為單位）和PCB尺度（尺寸以微米和毫米為單位）。這些差異可達(dá)六個(gè)數(shù)量級。實(shí)際上，不存在介于兩者之間的任何中間狀態(tài)。

第二個(gè)發(fā)展趨勢是芯片功率的提升。當(dāng)功率達(dá)到千瓦級時(shí)，產(chǎn)生的熱量更難散發(fā)。在舊式封裝中，主要的散熱路徑是通過引線框架傳遞到PCB上的金屬線路。更具挑戰(zhàn)性的情況是在芯片封裝頂部加裝散熱器。但事實(shí)證明，這種方法越來越不足以應(yīng)對散熱需求。

第三個(gè)發(fā)展趨勢源于芯片集成度不斷提高，這意味著每個(gè)芯片可以集成更多電路，而在較早的簡單封裝中，每個(gè)PCB上可以集成更多芯片。這加劇了功率問題，使得功率密度（即單位面積或體積的功率）的增長速度可能超過功率本身的增長速度。高功率密度會(huì)加劇散熱挑戰(zhàn)，因?yàn)楦嗟臒崃勘仨殢母〉捏w積中散發(fā)出去。

封裝的助力

隨著芯片尺寸的增大，所需的I/O數(shù)量也隨之增加，而引線框架已被證明不足以滿足散熱需求。相反，倒裝芯片封裝將芯片翻轉(zhuǎn)過來，采用凸點(diǎn)而非引線框架，并且至關(guān)重要的是，它將芯片連接到封裝基板而非引線框架上。

基板本質(zhì)上是一種由有機(jī)材料制成的小型PCB，其尺寸比PCB上的精度更高。最簡單的基板只有一層，但也可以有多層，這使其成為一種全新的互連方式。

基板現(xiàn)在已成為封裝設(shè)計(jì)的一部分。傳統(tǒng)上，封裝設(shè)計(jì)和芯片設(shè)計(jì)是分開的，彼此之間傳遞關(guān)鍵信息。

基板上的線路可以比PCB上的線路更密集。這有利有弊。更短的線路可以提高信號質(zhì)量，但更窄、更密集的線路則不然。散熱設(shè)計(jì)與引線框架版本類似，但基板上提供了更多的I/O接口，可以將熱量通過基板傳遞到PCB上。必要時(shí)，仍然可以選擇使用散熱片（或更先進(jìn)的冷卻方式）。

只要面積和線間距允許，就可以在基板上安裝多個(gè)芯片。

堆疊式封裝

另一種顯而易見的提高封裝效率的方法是將多個(gè)芯片以3D方式堆疊起來。實(shí)現(xiàn)這種堆疊的互連方式是硅通孔（TSV），它允許信號在芯片之間垂直傳輸。與其他互連方式相比，TSV的靈活性較低，因?yàn)槊總€(gè)TSV只能傳輸一個(gè)信號。

雖然存在多個(gè)TSV，但它們并非可供特定路由算法利用的路由資源。TSV的位置可以靈活調(diào)整，但它們承載的信號是固定的。也就是說，選擇哪些信號位于不同的TSV上，是將大問題分解成小問題的整體劃分過程的一部分。對于某些芯片，例如HBM，這些信號可能顯而易見。但在大多數(shù)情況下，情況并非如此。

芯片堆疊極大地增加了散熱難度，因?yàn)槲挥诙询B中間的芯片缺乏散熱路徑。在封裝內(nèi)僅包含單個(gè)芯片的情況下，熱量可以通過芯片的六個(gè)面中的任何一個(gè)散發(fā)出去，尤其是頂部和底部。然而，在這樣的堆疊結(jié)構(gòu)中，上下芯片會(huì)產(chǎn)生自身的熱量——即使相鄰芯片試圖將熱量向上或向下散發(fā)，這些熱量仍然會(huì)傳遞到相鄰芯片。

如何有效地散熱一直是此類堆疊結(jié)構(gòu)的一大挑戰(zhàn)。堆疊結(jié)構(gòu)周圍的材料可能會(huì)發(fā)生變化，以便更多地從側(cè)面散發(fā)熱量，而不是僅僅依賴頂部和底部。

堆疊結(jié)構(gòu)的高度和強(qiáng)度取決于鍵合技術(shù)。目前，傳統(tǒng)的微凸點(diǎn)互連技術(shù)占據(jù)主導(dǎo)地位，但混合鍵合技術(shù)正在取得長足進(jìn)步。“混合鍵合是一種性能更高的解決方案——但成本也更高，”日月光集團(tuán)工程與技術(shù)推廣總監(jiān) Vikas Gupta 指出。

中介層構(gòu)成了第五層

幾乎與芯片堆疊技術(shù)同時(shí)發(fā)展的是2.5D集成技術(shù)，該技術(shù)利用中介層作為中間“PCB”，其線間距比PCB或基板上的線間距小得多。多個(gè)芯片或芯片組可以安裝在中介層上，而不是PCB上。主要區(qū)別在于，只有封裝好的單元才會(huì)安裝在PCB上，而裸芯片則安裝在中介層或基板上。中介層上的線間距可以比基板上的線間距更小。

中介層可以是像PCB一樣的有機(jī)材料，也可以是硅材料。后者可以實(shí)現(xiàn)更精細(xì)的尺寸，而前者成本更低。它們可以有多個(gè)布線層，目前大約有四層，但預(yù)計(jì)會(huì)增加到八到九層。如果沒有中介層，單個(gè)芯片或堆疊會(huì)將所有I/O信號從封裝發(fā)送到PCB。有了中介層，許多信號將不再經(jīng)過中介層。

僅通過中介層傳輸信號有兩種方法。顯而易見的好處是，原本可能位于同一塊PCB上的芯片現(xiàn)在可以位于封裝內(nèi)部，而且它們之間的連接完全隱藏起來。

不太明顯的好處是，原本的單片芯片可以分割成多個(gè)小芯片。“你正在拆解一個(gè)非常大的SoC，并試圖將其分割成更小的芯片和小芯片，”Synopsys公司SoC工程高級總監(jiān)Shawn Nikoukary說道，“這樣做是為了提高功耗、性能和面積（PPA）。”

原本可能保留在單片芯片上的內(nèi)部信號現(xiàn)在可以從一個(gè)小芯片輸出到另一個(gè)小芯片。中介層上的線間距比芯片本身的線間距要窄一些，但硅中介層仍然可以提供窄線和窄間距——盡管它們的電阻可能很高。

隨著中介層厚度的增加，機(jī)械翹曲問題成為一大挑戰(zhàn)，而機(jī)械翹曲是由多層材料熱膨脹系數(shù)不同的問題引起的。“金屬層厚度約為 1.5 至 2.0 微米，”聯(lián)電先進(jìn)封裝總監(jiān) Pax Wang 解釋道，“硅襯底上的介質(zhì)層總厚度約為 15 至 20 微米。傳統(tǒng)的硅工藝會(huì)顯著增加晶圓翹曲。”

成本也是一個(gè)挑戰(zhàn)，硅中介層（線間距最小）的成本高于有機(jī)中介層。如果襯底設(shè)計(jì)規(guī)則允許，放棄中介層而直接使用襯底或許有所幫助。“用襯底代替中介層將是一種更具成本效益的解決方案，”Wang 表示，“襯底的線間距約為 25 至 50 微米。相比之下，有機(jī)中介層的線間距約為 2 至 5 微米，這使得中介層架構(gòu)對于高性能計(jì)算應(yīng)用仍然具有很高的實(shí)用價(jià)值。”

孤島瓦解

五層互連系統(tǒng)的設(shè)計(jì)和驗(yàn)證過程比幾十年前復(fù)雜得多，過去芯片和封裝設(shè)計(jì)師各自獨(dú)立工作。雖然PCB設(shè)計(jì)仍然是獨(dú)立的，但五層互連中有四層位于封裝內(nèi)部，因此整個(gè)封裝的內(nèi)容必須一起設(shè)計(jì)和驗(yàn)證。

即使是像封裝是否需要蓋子這樣看似微不足道的問題也必須進(jìn)行評估，尤其是在規(guī)劃散熱方案時(shí)。“有些客戶希望封裝帶有蓋子，”Amkor負(fù)責(zé)芯片/FCBGA集成的副總裁Mike Kelly表示，“這對于提高機(jī)械強(qiáng)度非常有利，尤其是在測試和組裝車間搬運(yùn)方面。但其他客戶已經(jīng)不得不放棄蓋子，直接將散熱方案放在芯片背面。”

在架構(gòu)設(shè)計(jì)的早期階段，這些互連層級提供了最大的靈活性。如果設(shè)計(jì)過程涉及拆分原先的單片設(shè)計(jì)，最簡單的方法可能是從模塊層面入手，確定拆分的位置。但各層級的布線資源對布線性能有著顯著的影響。某些分區(qū)的布線性能會(huì)優(yōu)于其他分區(qū)。

還有更多需要驗(yàn)證的內(nèi)容

驗(yàn)證工作從早期階段就開始了，其范圍遠(yuǎn)不止布線性能。“首先要進(jìn)行結(jié)構(gòu)材料分析，例如 RDL 堆疊要求、材料堆疊及其特性，”日月光集團(tuán)高級總監(jiān)曹立宏表示，“然后，目標(biāo)是進(jìn)行預(yù)分析，包括布局規(guī)劃、翹曲分析和電學(xué)仿真。”

新思科技 SoC 工程高級工程師 Satya Karimajji 對此表示贊同。“你可以關(guān)注架構(gòu)層面：功耗是多少？熱通量是多少？我們可以預(yù)期采用哪些散熱方法？評估芯片級的熱完整性也很有幫助。我們可以通過優(yōu)化所用材料、模塊布局、堆疊方式等來改進(jìn)散熱設(shè)計(jì)。”

但這不僅僅關(guān)乎芯片本身，還應(yīng)包括多層機(jī)械封裝。 “另一個(gè)層面是封裝，也就是封裝體和PCB所在的位置，以及空氣流動(dòng)——或者液冷，或者我們采用的任何散熱管理方式，”Nikoukary補(bǔ)充道。

由于這些額外的考量遠(yuǎn)遠(yuǎn)超出了功能驗(yàn)證的范疇，因此該流程需要多物理場工具。這些考量過去都是單獨(dú)處理的，現(xiàn)在它們已成為整個(gè)芯片設(shè)計(jì)流程的一部分。

無論是由于更高的集成度還是單片解耦，各個(gè)芯片都將像以前一樣擁有各自的設(shè)計(jì)團(tuán)隊(duì)。只是在確定更高層架構(gòu)之前，它們的規(guī)格無法確定。設(shè)計(jì)團(tuán)隊(duì)可以獨(dú)立地開發(fā)各自的芯片或芯片組，但集成商必須將這些單獨(dú)的設(shè)計(jì)整合起來，確保它們能夠協(xié)同工作。

集成團(tuán)隊(duì)的任務(wù)不僅包括驗(yàn)證功能，還包括驗(yàn)證信號完整性、電源完整性、抗翹曲等物理特性的魯棒性以及整體散熱性能。這些驗(yàn)證之前已經(jīng)通過估算完成。現(xiàn)在需要進(jìn)行最終驗(yàn)證，以確認(rèn)設(shè)計(jì)結(jié)果。

電源涌入

互連層的增加也為更精細(xì)的電源傳輸和信號質(zhì)量方案提供了可能。過去，電壓調(diào)節(jié)僅限于系統(tǒng)級，通過導(dǎo)線將電源輸送到電路板；而現(xiàn)在，電壓調(diào)節(jié)正盡可能地靠近芯片，包括將電壓調(diào)節(jié)器置于封裝內(nèi)部。它們可以安裝在基板或中介層上。

使用去耦電容（去電容）來緩沖電壓波動(dòng)，也能提高信號完整性。在較早的單芯片中，這些去電容通常位于PCB上靠近調(diào)節(jié)器和芯片的位置（可能采用小型片上金屬-氧化物-金屬 (MOM) 或金屬-絕緣體-金屬 (MIM) 電容）。在先進(jìn)的封裝中，這些去電容可以移至封裝下方、基板上或中介層上。新技術(shù)也使得它們能夠集成到基板或中介層的核心層中。

換句話說，這些互連層級——芯片、堆疊層、中介層、基板、PCB——都為將電源和去電容電路更靠近芯片提供了機(jī)會(huì)。目前通常不會(huì)在所有五個(gè)層級都采用這種設(shè)計(jì)，但未來為了進(jìn)一步提升性能極限，這種可能性依然存在。

多年發(fā)展的成果

與其說這是一次革命性的變革，不如說這是一個(gè)回顧過去、審視多年漸進(jìn)式改進(jìn)成果的機(jī)會(huì)。每一次改進(jìn)都帶來了各自的挑戰(zhàn)。然而，綜合來看，我們處理簡單、傳統(tǒng)的芯片和新型復(fù)雜芯片的方式截然不同。

這種五層結(jié)構(gòu)或許會(huì)影響我們?nèi)粘ｉ_發(fā)新芯片的決策，也或許不會(huì)。但至少，它讓我們對芯片的靈活性和復(fù)雜性增長的程度有了更清晰的認(rèn)識。這種思考方式在架構(gòu)層面尤為重要，因?yàn)樵诩軜?gòu)層面，所有層級都可能發(fā)揮作用。

https://semiengineering.com/an-explosion-in-interconnect-complexity/

（來源：編譯自semiengineering）

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn)，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點(diǎn)，不代表半導(dǎo)體行業(yè)觀察對該觀點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4296期內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時(shí)間看推送

求推薦