SiC導入CoWoS，是產業(yè)趨勢、還是無中生有的小作文？

隨著近期臺積電發(fā)布2025Q4業(yè)績，A股與SiC（碳化硅）相關的股票紛紛大漲，期間伴隨著諸多SiC作為臺積電核心映射的“小作文”，包括但不限于天岳先進(02631.HK、688234.SH)A股20厘米漲停、三安光電(600703.SH)、宇晶股份(002943.SZ)等公司10厘米漲停，晶升股份(688478.SH)、晶盛機電(300316.SZ)等也紛紛大漲。

然而有趣的是，無論是在臺積電2025Q4的財報中還是Earnings Call中，以CoWoS或SiC作為關鍵詞，搜索結果都是零。

圖片說明：天岳先進A股20厘米漲停、港股大漲13.50%，數(shù)據來源于Wind

熟悉二級市場的投資者最清楚不過，每當一個“新”的題材或“新”的邏輯出現(xiàn)時，你首先要做的不是去求證，而是先信了再說，然后等拉高后再賣給后信的人，如果你的第一想法是去求證真?zhèn)危蛟S你就已經輸在起跑線上了。

然而，估值之家作為一家風格比較嚴謹?shù)难芯繖C構，更愿意去嘗試探討事件的真相，一方面期望能帶給專業(yè)投資者一定參考價值，另一方面也期望普通投資者不去踩坑。

CoWoS先進封裝工藝簡介

CoWoS是Chip on Wafer on Substrate的縮寫，是臺積電獨家開發(fā)的一種類似于“三明治結構的”2.5D先進封裝工藝，指先把Chip芯片（如邏輯芯片GPU和存儲芯片HBM）封裝到Wafer晶圓（中間這一層被稱為中介層Interposer）表面上，即CoW，然后再把CoW封裝在Substrate基板上，即oS，最后封裝基板負責將整個模塊連接到主板（PCB）上，合起來稱作CoWoS，中文可以翻譯為“晶圓級封裝工藝”。

在AI爆發(fā)之前，市場并不太關心封裝工藝，但AI訓練和推理都需要海量數(shù)據吞吐，傳統(tǒng)的計算架構中，內存距離GPU太遠、速度太慢，臺積電開發(fā)的CoWoS工藝允許將HBM直接緊貼著GPU放在同一個中介層Interposer上，極大地縮短傳輸距離并提升了帶寬。

圖片說明：CoWoS工藝結構示意圖，數(shù)據來源于GitHub

根據中介層Interposer所采用材料的不同，臺積電將CoWoS分為三類，第一類是CoWoS-S，其中S代表Silicon，指中介層使用全硅晶圓，是最早應用于AI算力的方案，如英偉達H100采用的便是CoWoS-S。

圖片說明：CoWoS-S工藝結構示意圖，數(shù)據來源于臺積電

第二類是CoWoS-R，其中R代表Redistribution Layer，指重新布線層，在中介層中使用了更便宜的有機聚合物來替代無機硅材料，是InFO（扇型封裝）工藝的一種延伸，主要應用于交換機ASIC芯片、部分推理芯片等。

圖片說明：CoWoS-R工藝結構示意圖，數(shù)據來源于臺積電

第三類是CoWoS-L，其中L代表Local Silicon Interconnect，指局部硅互聯(lián)，是CoWoS-S（全硅）和 CoWoS-R（有機）的“混血兒”，結合了無機硅的高密度互連優(yōu)勢和有機材料的大尺寸和低成本優(yōu)勢，是支持超大尺寸封裝AI芯片（如英偉達Blackwell GB200）的必選項。

圖片說明：CoWoS-L工藝結構示意圖，數(shù)據來源于臺積電

需要特別說明的是，除CoWoS-S、CoWoS-R、CoWoS-L外（對應中介層Interposer材料分別為全硅、有機物、硅和有機物混合），臺積電目前尚未對外公開表示有新的工藝，甚至也沒有對外傳遞出要采用新工藝的計劃或風聲。

“小作文”中關于SiC導入CoWoS的邏輯梳理

在臺積電2025Q4財報發(fā)布后，市場上出現(xiàn)了多篇關于SiC將成為下一代CoWoS中介層Interposer材料的“小作文”，就拿估值之家看到的來說，至少有不少于三家券商給出了關于SiC結論性的推薦，如“SiC有望成為CoWoS中的新一代核心材料”、“SiC有望在2027年應用于英偉達新一代Rubin芯片中” 等等。

圖片說明：關于SiC推票“小作文”，數(shù)據來源于某券商

梳理市面上關于SiC的“小作文”，雖然論據略有差別，但結論大同小異，一般來說有以下幾個共同點：

第一，結論先行，且結論相當篤定。例如認為臺積電采用SiC作為CoWoS中介層Interposer的材料，基本已是確定性趨勢，且市場空間非常之大。

圖片說明：關于論證SiC作為CoWoS下一代中介層Interposer材料的結論相當篤定，數(shù)據來源于某券商

第二，邏輯看起來非常順，但卻不容易證偽。例如首先將原來CoWoS-S和CoWoS-L方案中的缺點一一列舉，然后再說明SiC的優(yōu)點，正好可以彌補原方案中的缺點。

例如，講硅的熱導率不足，硅的熱導率約為130 W/(m·K)，在處理普通處理器時綽綽有余，但在面對如今動輒幾百瓦甚至上千瓦功耗的AI芯片時，硅如同一個“悶罐”，導致熱堆積更加嚴重。而SiC具備極致的散熱能力，SiC的熱導率高達490~500W/(m·K)，是硅材料的近4倍，更是玻璃基板（約1~5 W/(m·K)）的百倍以上，這意味著在同樣的功耗下，SiC能以更快的速度將熱量導出，解決熱堆積的核心痛點。

例如，講硅的莫氏硬度不足，硅的莫氏硬度約為7，機械強度相對較弱，當巨大的熱量產生熱應力時，硅中介層極易發(fā)生翹曲，為了應對這個問題臺積電曾嘗試從CoWoS-S轉向CoWoS-L，試圖通過做小連接面積來犧牲部分性能以實現(xiàn)量產，然而即便使用了CoWoS-L，在英偉達Blackwell系列芯片中翹曲問題依然存在。而SiC具備優(yōu)異的機械性能，SiC的莫氏硬度高達9.5，僅次于金剛石，遠高于硅，這種極高的硬度意味著更好的剛性，能夠在高熱應力環(huán)境下保持形態(tài)穩(wěn)定，大幅減少翹曲和裂紋的發(fā)生，從而直接提升封裝良率。

圖片說明：關于論證CoWoS原方案的缺點以及SiC優(yōu)點的“小作文”，數(shù)據來源于某券商

第三，并未給出嚴格的數(shù)據出處，尤其是缺乏非常權威的數(shù)據出處（比如臺積電和英偉達是否有相關表述或指引）。例如，論證SiC作為CoWoS下一代中介層Interposer材料的證據時，往往采用第三方的結論，而非更權威的出處。

例如，部分券商根據北京大學、Nature、一些實驗室團隊的相關論文，驗證了當前的硅和玻璃在材料特性上不及SiC與金剛石，而金剛石仍難以匹配芯片制造工藝，因此給出判斷，因為SiC在性能與可行性兩方面的優(yōu)勢，有望成為未來CoWoS interposer的最適宜替代材料。

圖片說明：關于論證SiC作為CoWoS下一代中介層Interposer材料的證據時，采用第三方的結論，數(shù)據來源于某券商

信誓旦旦的“小作文”，邏輯真的有那么硬嗎？

首先，估值之家并非臺積電內部人士、也非英偉達內部人士，無法像“小作文”一樣給出一個篤定或信誓旦旦的結論；其次，雖然缺乏非常明確的結論，但估值之家可以通過對公開資料的深度研究，來發(fā)出合理的質疑聲，以期給投資者帶來一定的參考價值。

第一，SiC晶圓的成本遠遠高于硅晶圓，用SiC作為CoWoS的中介層Interposer，是否符合產業(yè)的中長期發(fā)展趨勢？從臺積電過去CoWoS工藝發(fā)展方向上看，從CoWoS-S到CoWoS-R再到CoWoS-L，臺積電總是朝著成本更低的方向努力。而SiC即便近年來價格下降非常顯著，但仍有2700~4700元/片左右，相比于8英寸普通硅晶圓的價格區(qū)間，超出至少10倍不止。

圖片說明：2024年SiC晶圓的單價約2700~4700元/片，數(shù)據來源于天岳先進港股招股書

第二，晶圓尺寸是錯配的。臺積電的CoWoS生產線完全基于12英寸（300mm）晶圓廠設備，目前的AI芯片加上HBM，封裝后的尺寸非常大，必須用12英寸晶圓才能切割出足夠數(shù)量的中介層Interposer，或者直接進行晶圓級鍵合。而目前全球SiC產業(yè)主流仍是6英寸（150mm），正在逐步開始向8英寸（200mm）起量，12英寸SiC晶圓還正處在樣品研發(fā)或產業(yè)化初期階段。這意味著，如果臺積電要用SiC做CoWoS中介層Interposer，可能面臨“巧婦難為無米之炊”的困境，這在工業(yè)邏輯上可能是不成立的。

圖片說明：12英寸SiC晶圓的產業(yè)化進展情況，數(shù)據來源于天岳先進港股招股書

第三，在SiC上大規(guī)模制造高深寬比的TSV（硅通孔），其成本和時間消耗是硅的“數(shù)十倍甚至上百倍”，這在工業(yè)邏輯上或許不具備現(xiàn)實可行性。TSV作為CoWoS的核心技術，需要在中介層Interposer上打出成千上萬個微小的垂直孔，而SiC的硬度莫氏為9.5（僅次于金剛石），且化學性質極度穩(wěn)定，在SiC上刻蝕高深寬比的TSV極其困難、速度極慢、且非常耗費鉆頭和耗材。

例如，NASA & IEEE Conference曾于Journal of Vacuum Science & Technology B發(fā)表文章《Deep Reactive Ion Etching of Silicon Carbide》，文章摘要中明確指出，在優(yōu)化的SF6/O2等離子體環(huán)境下，SiC的最大蝕刻速率約為每分鐘0.45μm，同時在論文中指出，標準硅的DRIE蝕刻速率通常不低于每分鐘20 μm甚至更高。

換句話說，在SiC打孔工藝沒有顯著進步的情況下，同樣是在晶圓上打一個深度為100μm的TSV通孔，普通硅晶圓只需要5~10分鐘，而SiC晶圓可能需要200~500分鐘，這意味著一臺蝕刻機一天可能最多只能處理幾片SiC晶圓，而處理硅晶圓可以達到數(shù)百片，這種產能效率的差異直接導致成本差異是“數(shù)十倍甚至上百倍”量級的。

圖片說明：SiC的刻蝕速率與普通硅差距約44倍，數(shù)據來源于《Deep Reactive Ion Etching of Silicon Carbide》

再例如，根據德國萊布尼茨研究所的論文《Analysis and Optimization of a Through Substrate Via Etch Process for Silicon Carbide Substrates》，SiC的莫氏硬度高達9.5，且化學性質呈惰性，這意味著普通的光刻膠無法承受長時間的等離子轟擊，進而必須使用鎳或其他金屬作為硬掩膜版，從而意味著在蝕刻TSV通孔之前，還需要額外的沉積金屬、光刻金屬、蝕刻金屬等工序，這不僅增加了耗材成本，還大幅增加了工藝流程的長度和良率風險。

圖片說明：在SiC上打TSV通孔，工藝復雜度顯著提高，數(shù)據來源于德國萊布尼茨研究所

最后，目前已無從考證“用SiC作為下一代CoWoS的Interposer”，這一論斷的源頭來自何處，即便估值之家對此論斷在邏輯上充滿了質疑，卻仍然無法完全證偽這一論斷，但估值之家還是要提醒投資者，搞不懂的可以不做，最好還是不要輕易相信“小作文”。