可編程芯片：在迭代中掌控未來(lái)芯片話語(yǔ)權(quán)！

集成電路（IC）與系統(tǒng)級(jí)芯片（SoC）正整合多種處理單元，既能優(yōu)化當(dāng)前工作負(fù)載，也能為未來(lái)技術(shù)發(fā)展預(yù)留適配空間。

過(guò)去，人們只需在專(zhuān)用集成電路（ASIC）、現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）或數(shù)字信號(hào)處理器（DSP）之間做簡(jiǎn)單選擇，如今則演變?yōu)槎喾N處理器類(lèi)型與架構(gòu)的組合方案，涵蓋不同層級(jí)的可編程性與定制化能力。運(yùn)算速度固然至關(guān)重要，但技術(shù)迭代速度如此迅猛，以至于當(dāng)下的最優(yōu)解決方案，可能在芯片完成流片量產(chǎn)時(shí)就已落伍。一旦出現(xiàn)新的人工智能模型、內(nèi)存標(biāo)準(zhǔn)或其他技術(shù)升級(jí)，相較于成本高昂的芯片重新流片，可編程組件無(wú)疑是更簡(jiǎn)便的應(yīng)對(duì)方案——這甚至可以包括直接替換一顆可編程芯粒。

芯片支持現(xiàn)場(chǎng)重編程或重構(gòu)的能力，讓設(shè)計(jì)人員得以重新分配工作負(fù)載，并為消費(fèi)者提供硬件級(jí)升級(jí)，無(wú)需用戶購(gòu)置昂貴的新設(shè)備。現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）與數(shù)字信號(hào)處理器（DSP）是目前最常見(jiàn)的兩類(lèi)可編程組件，但市場(chǎng)上也存在其他同類(lèi)產(chǎn)品。

“最直觀的例子就是圖形處理器（GPU），”Arteris產(chǎn)品管理與營(yíng)銷(xiāo)副總裁安迪·奈廷格爾表示，“長(zhǎng)期以來(lái)，GPU憑借其高度并行的可編程架構(gòu)，能夠支持各類(lèi)運(yùn)算任務(wù)。它的運(yùn)算效率或許并非最優(yōu)，但就‘通過(guò)軟件而非硬件元件驅(qū)動(dòng)運(yùn)算’這一點(diǎn)而言，GPU與現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）的特性最為接近。”

盡管GPU具備高度可編程性，但其功耗也相當(dāng)驚人，因此設(shè)計(jì)人員在開(kāi)發(fā)嵌入式人工智能應(yīng)用時(shí)，會(huì)傾向于選擇其他解決方案。一種常用方案是：采用功能相對(duì)固定的神經(jīng)網(wǎng)絡(luò)處理器（NPU），搭配一顆可編程數(shù)字信號(hào)處理器（DSP）。

“英偉達(dá)的GPU采用CUDA C++編程語(yǔ)言與基于線程束的編程模型，依賴于硬件密集型緩存存儲(chǔ)系統(tǒng)，”Quadric首席營(yíng)銷(xiāo)官史蒂夫·羅迪指出，“這種架構(gòu)讓程序員無(wú)需關(guān)注數(shù)據(jù)如何映射到內(nèi)存，只需交由硬件處理底層細(xì)節(jié)。DSP同樣支持C/C++編程，且功耗遠(yuǎn)低于GPU——原因在于DSP通常采用片上靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM），而非緩存；同時(shí)通過(guò)直接內(nèi)存訪問(wèn)（DMA）技術(shù)傳輸數(shù)據(jù)，而非頻繁調(diào)取緩存行。不過(guò)，DSP在人工智能運(yùn)算性能上存在短板：它無(wú)法高效執(zhí)行矩陣運(yùn)算，數(shù)據(jù)并行處理能力也較為有限。而神經(jīng)網(wǎng)絡(luò)處理器（NPU）擅長(zhǎng)處理人工智能核心的矩陣運(yùn)算，卻又缺乏可編程性。我們研發(fā)的通用型神經(jīng)網(wǎng)絡(luò)處理器（GPNPU），則融合了NPU的矩陣運(yùn)算效率與DSP的低功耗可編程特性，打造出一款適用于嵌入式人工智能場(chǎng)景的最優(yōu)處理器。”

Synaptics最新推出的嵌入式人工智能處理器，集成了支持Helium DSP擴(kuò)展指令集的 Arm 中央處理器（CPU）與微控制器（MCU），以及谷歌基于精簡(jiǎn)指令集第五代（RISC-V）架構(gòu)的Coral神經(jīng)網(wǎng)絡(luò)處理器（NPU）。Blaize則采用自主研發(fā)的可編程圖流處理器（GSP），并依托Arteris的片上網(wǎng)絡(luò)（NoC）知識(shí)產(chǎn)權(quán)（IP），面向多模態(tài)人工智能應(yīng)用場(chǎng)景提供解決方案。

數(shù)據(jù)中心同樣具備多種可編程方案可選。“數(shù)據(jù)處理器（DPU）是一種智能網(wǎng)絡(luò)接口，可用于在系統(tǒng)不同組件之間轉(zhuǎn)發(fā)數(shù)據(jù)包，”奈廷格爾補(bǔ)充道，“數(shù)據(jù)中心領(lǐng)域還部署了P4可編程交換機(jī)，這類(lèi)交換機(jī)專(zhuān)為可編程數(shù)據(jù)包處理流水線而設(shè)計(jì)。此外，還有可重構(gòu)陣列——粗粒度可重構(gòu)架構(gòu)（CGRA）能夠承擔(dān)特定運(yùn)算任務(wù)，它支持基于軟件的高層抽象重構(gòu)，抽象層級(jí)高于FPGA，因此可在靈活性、運(yùn)算效率與流水線人工智能推理任務(wù)之間實(shí)現(xiàn)平衡。”

粗粒度可重構(gòu)架構(gòu)（CGRA）是一項(xiàng)新興技術(shù)，其定位介于FPGA與GPU之間，能夠提供更均衡的混合運(yùn)算方案。“這或許是當(dāng)前各類(lèi)技術(shù)融合趨勢(shì)中最具潛力的方向，”奈廷格爾評(píng)價(jià)道，“該技術(shù)目前仍處于實(shí)驗(yàn)階段：部分相關(guān)技術(shù)已達(dá)到可商用的基準(zhǔn)水平，而另一些新技術(shù)雖展現(xiàn)出應(yīng)用前景，但尚未經(jīng)過(guò)全面驗(yàn)證。未來(lái)，CGRA有望在其專(zhuān)屬應(yīng)用領(lǐng)域內(nèi)，成為具有變革性意義的技術(shù)。我始終主張，針對(duì)特定任務(wù)采用‘FPGA+GPU+XPU’的混合架構(gòu)，這或許是最契合當(dāng)下需求的解決方案。”

粗粒度可重構(gòu)架構(gòu)（CGRA）與現(xiàn)場(chǎng)可編程模擬陣列（FPAA），將可重構(gòu)計(jì)算的靈活性拓展至傳統(tǒng)數(shù)字邏輯之外的領(lǐng)域。“這一市場(chǎng)目前仍處于早期階段，其市場(chǎng)需求規(guī)模與成熟度尚存在不確定性，”Altera業(yè)務(wù)管理部主管文卡特·亞達(dá)瓦利表示，“尤其是在生態(tài)系統(tǒng)支持、工具鏈成熟度，以及與現(xiàn)有FPGA和ASIC設(shè)計(jì)流程的兼容性等方面，仍有諸多問(wèn)題亟待解決。”

可編程性、可重構(gòu)性與定制化的區(qū)別

芯片可以是可編程的、可重構(gòu)的，也可以兩者兼具——現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）就是典型的“雙特性芯片”。

“FPGA的可編程性體現(xiàn)在：整個(gè)硬件架構(gòu)本身支持編程，這意味著我們可以完全改變FPGA上的芯片設(shè)計(jì)方案，”Baya Systems首席商務(wù)官南丹·納亞姆帕利解釋道，“另一層含義則是：‘芯片上的各類(lèi)組件與互聯(lián)架構(gòu)已預(yù)先集成，我們可通過(guò)編程配置各組件的帶寬分配、延遲參數(shù)，并設(shè)置任務(wù)優(yōu)先級(jí)。’這同樣屬于可編程的范疇，但其靈活性相對(duì)有限——因?yàn)檫@種操作并未徹底改變芯片功能，只是對(duì)資源進(jìn)行了重新劃分與配置。”

以中央處理器（CPU）為例：部分CPU兼具可編程性與可配置性，但能力范圍存在明確邊界。“從廣義可編程性來(lái)看，CPU領(lǐng)域就有不少典型案例，比如基于精簡(jiǎn)指令集第五代（RISC-V）架構(gòu)或指令集架構(gòu)（ISA）的可編程CPU，同時(shí)也涌現(xiàn)出一些新型架構(gòu)技術(shù)，”亞達(dá)瓦利說(shuō)道，“FPGA能夠提供極致的靈活性，支持部署并運(yùn)行各類(lèi)工作負(fù)載。而RISC-V架構(gòu)則適用于一些設(shè)備級(jí)的配置場(chǎng)景——例如通過(guò)簡(jiǎn)單的參數(shù)配置，協(xié)助其他芯片協(xié)同工作；也可以是一款具備有限可編程能力的RISC-V處理器。”

極致的可編程性始終是FPGA的核心優(yōu)勢(shì)。“設(shè)計(jì)人員可以按需修改輸入輸出接口（I/O）、調(diào)整芯片架構(gòu)、優(yōu)化所有運(yùn)算環(huán)節(jié)，”亞達(dá)瓦利強(qiáng)調(diào)，“其他類(lèi)型的可編程技術(shù)，則更多聚焦于特定場(chǎng)景的有限應(yīng)用。比如，針對(duì)一款標(biāo)準(zhǔn)芯片產(chǎn)品，如何通過(guò)技術(shù)手段增加其靈活性？這類(lèi)方案通常只能實(shí)現(xiàn)一定程度的可配置性，而非完全可編程。”

此外，還可通過(guò)電源架構(gòu)實(shí)現(xiàn)芯片定制化。“芯片定制化主要有兩種實(shí)現(xiàn)路徑，”Movellus首席執(zhí)行官莫·費(fèi)薩爾介紹道，“第一種是為每顆芯片量身定制專(zhuān)屬電源網(wǎng)格與優(yōu)化方案。假設(shè)有一百萬(wàn)顆芯片，搭配一百萬(wàn)種不同的封裝方案，那么每顆芯片都具備獨(dú)一無(wú)二的特性。不過(guò)，我們也可以讓電源架構(gòu)具備一定的可編程性，使其適配不同的封裝方案——因?yàn)槊糠N封裝的諧振特性都存在差異。只要電源架構(gòu)的可編程性足夠強(qiáng)，就能抵消不同封裝帶來(lái)的性能差異。這一技術(shù)的收益相當(dāng)可觀：封裝導(dǎo)致的電壓跌落問(wèn)題，會(huì)直接決定芯片的最低工作電壓（Vmin），進(jìn)而影響芯片功耗、散熱設(shè)計(jì)等一系列關(guān)鍵指標(biāo)。”

人工智能與模擬技術(shù)興起對(duì)DSP的影響

現(xiàn)代系統(tǒng)級(jí)芯片（SoC）正經(jīng)歷高速迭代，其中一個(gè)顯著變化是：芯片需要處理的模擬信號(hào)內(nèi)容日益增多，這無(wú)疑給數(shù)字信號(hào)處理器（DSP）帶來(lái)了額外的運(yùn)算負(fù)擔(dān)。

“如今的芯片早已不局限于數(shù)字功能——為滿足5G通信、汽車(chē)?yán)走_(dá)、物聯(lián)網(wǎng)設(shè)備等應(yīng)用需求，芯片集成了射頻（RF）、數(shù)模混合信號(hào)與傳感器接口等模塊，”楷登電子（Cadence）產(chǎn)品管理與營(yíng)銷(xiāo)高級(jí)總監(jiān)、計(jì)算機(jī)視覺(jué)/人工智能產(chǎn)品負(fù)責(zé)人阿莫爾·博卡爾指出，“從功能角度來(lái)看，這無(wú)疑是一大進(jìn)步，但也意味著DSP需要處理的信號(hào)不再是理想的數(shù)字信號(hào)。現(xiàn)實(shí)世界中的模擬信號(hào)往往伴隨噪聲、失真與波動(dòng)，因此DSP必須投入更多算力進(jìn)行信號(hào)凈化。這一需求推動(dòng)了智能校準(zhǔn)與補(bǔ)償算法的快速發(fā)展。”

受此影響，DSP的角色定位也隨之拓展。“它不再僅僅是執(zhí)行數(shù)值運(yùn)算的工具，而是具備了‘模擬感知處理’能力，”博卡爾補(bǔ)充道，“例如通過(guò)自適應(yīng)濾波技術(shù)減少信號(hào)干擾、對(duì)射頻功率放大器進(jìn)行線性化處理、修正模數(shù)轉(zhuǎn)換器（ADC）與數(shù)模轉(zhuǎn)換器（DAC）的誤差等。這些新增功能提升了芯片設(shè)計(jì)復(fù)雜度，因此DSP架構(gòu)正朝著高度并行化方向發(fā)展，且往往集成專(zhuān)用加速器，以滿足日益增長(zhǎng)的性能需求。”

數(shù)控模擬技術(shù)讓DSP具備了更強(qiáng)的可編程性。“如今，只要芯片具備基礎(chǔ)的數(shù)據(jù)流架構(gòu)，即便核心運(yùn)算單元是模擬DSP，也可以在信號(hào)傳輸路徑中抽取部分信號(hào)并轉(zhuǎn)換為數(shù)字信號(hào)，”新思科技（Synopsys）Ansys 產(chǎn)品營(yíng)銷(xiāo)總監(jiān)馬克·斯溫嫩表示，“設(shè)計(jì)人員可對(duì)這些數(shù)字信號(hào)執(zhí)行各類(lèi)數(shù)學(xué)算法分析與軟件編程，進(jìn)行全面的數(shù)字化運(yùn)算與邏輯推演。在確定反饋信號(hào)參數(shù)后，再將其轉(zhuǎn)換回模擬信號(hào)并輸入芯片。這種技術(shù)被稱(chēng)為數(shù)控模擬技術(shù)，它將可編程性、軟件與數(shù)字電路融入信號(hào)反饋流程。盡管其運(yùn)算速度與簡(jiǎn)潔性不及純模擬方案，但可編程性更強(qiáng)，軟件控制也更為靈活。”

展望未來(lái)，多項(xiàng)值得關(guān)注的技術(shù)趨勢(shì)正在顯現(xiàn)。“人工智能正開(kāi)始在解決SoC模擬內(nèi)容增多的難題中發(fā)揮重要作用，”博卡爾說(shuō)道，“傳統(tǒng)上，DSP依賴固定模型修正模擬信號(hào)的缺陷，但在實(shí)際應(yīng)用環(huán)境變化時(shí)，這類(lèi)模型往往難以勝任。而人工智能的優(yōu)勢(shì)正在于此：機(jī)器學(xué)習(xí)技術(shù)能夠從設(shè)備實(shí)際運(yùn)行數(shù)據(jù)中學(xué)習(xí)規(guī)律，動(dòng)態(tài)調(diào)整校準(zhǔn)參數(shù)，實(shí)時(shí)預(yù)測(cè)模數(shù)轉(zhuǎn)換器（ADC）或射頻鏈路的非線性失真，并即時(shí)進(jìn)行誤差修正。”

人工智能還讓DSP具備了更強(qiáng)的自適應(yīng)性。“相比靜態(tài)濾波器或均衡器，人工智能驅(qū)動(dòng)的算法能夠隨著環(huán)境條件變化持續(xù)優(yōu)化自身性能——無(wú)論是溫度波動(dòng)、元件老化還是信號(hào)干擾，都能實(shí)時(shí)適配，”博卡爾強(qiáng)調(diào)，“這一點(diǎn)對(duì)于5G射頻設(shè)備、汽車(chē)傳感器等運(yùn)行環(huán)境多變的系統(tǒng)而言，尤為關(guān)鍵。”

業(yè)內(nèi)人士普遍認(rèn)為，未來(lái)的技術(shù)方案將是經(jīng)典算法與人工智能的融合。“我們?cè)c汽車(chē)領(lǐng)域的客戶探討過(guò)DSP與人工智能的分工問(wèn)題，”弗勞恩霍夫應(yīng)用研究促進(jìn)協(xié)會(huì)（Fraunhofer IIS）自適應(yīng)系統(tǒng)工程部門(mén)高效電子學(xué)系主任安迪·海內(nèi)希表示，“以雷達(dá)系統(tǒng)為例，其運(yùn)算流程需要執(zhí)行三次不同的快速傅里葉變換（FFT）。目前已有部分方案嘗試用人工智能取代FFT運(yùn)算，但我們堅(jiān)信，傳統(tǒng)FFT算法在功耗效率上更具優(yōu)勢(shì)——因?yàn)镕FT算法可實(shí)現(xiàn)高度優(yōu)化，而若要通過(guò)人工智能達(dá)到同等運(yùn)算精度，則需要構(gòu)建規(guī)模龐大的神經(jīng)網(wǎng)絡(luò)模型。此外，F(xiàn)FT算法的運(yùn)算過(guò)程更具確定性與可解釋性。因此，我們認(rèn)為理想方案是：由FFT算法承擔(dān)基礎(chǔ)信號(hào)處理任務(wù)，再由人工智能完成目標(biāo)識(shí)別等上層任務(wù)。但要讓人工智能完全取代傳統(tǒng)DSP的所有功能，目前來(lái)看并不現(xiàn)實(shí)。”

在信號(hào)調(diào)理環(huán)節(jié)，先用傳統(tǒng)DSP算法執(zhí)行FFT等基礎(chǔ)處理步驟是更為合理的選擇。“短期內(nèi)可能會(huì)出現(xiàn)‘人工智能全面替代傳統(tǒng)算法’的趨勢(shì)，但最終市場(chǎng)必然會(huì)回歸‘傳統(tǒng)+人工智能’的混合方案，”海內(nèi)希預(yù)測(cè)，“而要找到二者的最佳結(jié)合點(diǎn)——即明確哪些任務(wù)適合傳統(tǒng)算法，哪些任務(wù)適合人工智能——還需要經(jīng)歷多輪技術(shù)迭代與驗(yàn)證。”

FPGA內(nèi)置的DSP切片與人工智能引擎

Altera的亞達(dá)瓦利指出，F(xiàn)PGA內(nèi)置的DSP切片是一種可重構(gòu)運(yùn)算單元，經(jīng)過(guò)技術(shù)迭代，其運(yùn)算效率已大幅提升，不僅支持定點(diǎn)與浮點(diǎn)運(yùn)算，還能勝任人工智能與機(jī)器學(xué)習(xí)工作負(fù)載。

除DSP切片外，許多現(xiàn)代FPGA還集成了人工智能引擎——本質(zhì)上是一種超長(zhǎng)指令字（VLIW）架構(gòu)的單指令多數(shù)據(jù)（SIMD）處理器。這種集成架構(gòu)的一大優(yōu)勢(shì)在于：能夠讓FPGA實(shí)現(xiàn)數(shù)據(jù)流式數(shù)字信號(hào)處理。“不同于‘獨(dú)立DSP+FPGA’的傳統(tǒng)架構(gòu)——即由FPGA負(fù)責(zé)從ADC/DAC采集數(shù)據(jù)，再交由DSP處理——如今的FPGA已內(nèi)置DSP切片或人工智能引擎，”亞達(dá)瓦利介紹道，“這是我們近年來(lái)推動(dòng)的技術(shù)革新，將矢量計(jì)算引擎集成到單一芯片中，實(shí)現(xiàn)了功能的高度整合。”

矢量處理器（VPU）與GPU的架構(gòu)類(lèi)似，均依靠多核心并行執(zhí)行運(yùn)算任務(wù)。“也可以類(lèi)比x86架構(gòu)——它有自身的核心架構(gòu)，”亞達(dá)瓦利補(bǔ)充道，“而矢量處理器采用截然不同的架構(gòu)與指令集，專(zhuān)門(mén)針對(duì)線性代數(shù)與矩陣運(yùn)算進(jìn)行優(yōu)化。”

人工智能引擎能夠承接部分傳統(tǒng)DSP的工作負(fù)載，但并非全部。“乘累加運(yùn)算（MAC）適用于多種運(yùn)算場(chǎng)景，因此可編程邏輯器件中仍保留了DSP切片，”超威半導(dǎo)體（AMD）自適應(yīng)與嵌入式產(chǎn)品事業(yè)部產(chǎn)品營(yíng)銷(xiāo)高級(jí)經(jīng)理羅布·鮑爾表示，“但我們?cè)谛酒行略隽巳斯ぶ悄芤骊嚵校糜诔袚?dān)信道化、FFT、有限長(zhǎng)單位沖激響應(yīng)（FIR）濾波等算力密集型任務(wù)，目前已落地多個(gè)應(yīng)用案例。航空航天/國(guó)防與測(cè)試/測(cè)量領(lǐng)域?qū)υ摷夹g(shù)的接受度尤其高，正是看中了它的性能優(yōu)勢(shì)。”

圖1：集成人工智能引擎的自適應(yīng)SoC架構(gòu)，兼具DSP運(yùn)算能力 來(lái)源： AMD）

從射頻測(cè)試的角度來(lái)看，將ADC與DAC集成到FPGA同一芯片中具有重要意義。“這種集成架構(gòu)能夠有效降低系統(tǒng)測(cè)試的延遲，”鮑爾解釋道，“不同于部分方案采用的‘獨(dú)立芯粒+FPGA’架構(gòu)——芯粒與FPGA之間仍需進(jìn)行數(shù)據(jù)傳輸，而將ADC直接集成到可編程邏輯芯片的同一晶圓上，能夠帶來(lái)顯著的性能提升。”

芯粒與嵌入式FPGA：靈活性的兩大解決方案

面對(duì)新興、未知且快速演進(jìn)的應(yīng)用場(chǎng)景，可編程芯片允許工程師在設(shè)備部署后，對(duì)其配置進(jìn)行遠(yuǎn)程更新。而芯粒技術(shù)則提供了另一種靈活性解決方案。

“芯粒可集成多種前沿技術(shù)，特別適用于應(yīng)用需求頻繁變化的場(chǎng)景——設(shè)計(jì)人員可直接替換集成新協(xié)議或新標(biāo)準(zhǔn)的芯粒，”Arteris的奈廷格爾表示，“這在一定程度上削弱了FPGA的技術(shù)優(yōu)勢(shì)，因?yàn)槠髽I(yè)可以這樣規(guī)劃：‘在下一批次生產(chǎn)中，我們將采用多芯粒集成SoC架構(gòu)，只需替換其中一顆芯粒——例如升級(jí)為最新的安全芯粒，而其他芯粒保持不變。’不過(guò)，這種方案需要在功耗、性能與原型開(kāi)發(fā)效率之間進(jìn)行權(quán)衡。一種常見(jiàn)的策略是：先用FPGA完成原型驗(yàn)證，再用專(zhuān)用芯粒替換FPGA，實(shí)現(xiàn)產(chǎn)品的量產(chǎn)落地。芯粒無(wú)疑將成為未來(lái)芯片架構(gòu)的重要組成部分，它為企業(yè)提供了更多的技術(shù)選型空間與產(chǎn)品迭代時(shí)間窗口。甚至可以設(shè)想這樣的方案：在芯粒中集成一顆FPGA，待產(chǎn)品技術(shù)成熟后，再將其替換為優(yōu)化后的專(zhuān)用處理單元。”

這意味著：若芯粒中集成了FPGA，則可對(duì)該芯粒進(jìn)行重編程；而由于芯片的其他部分保持不變，因此無(wú)需對(duì)整個(gè)SoC重新進(jìn)行驗(yàn)證。

嵌入式FPGA（eFPGA）是另一種提升芯片靈活性的方案，但由于其內(nèi)部集成了重構(gòu)控制電路，會(huì)產(chǎn)生一定的面積損耗。“對(duì)于習(xí)慣用最小面積實(shí)現(xiàn)ASIC邏輯的設(shè)計(jì)人員而言，若將同樣的設(shè)計(jì)移植到FPGA上，芯片面積會(huì)大幅增加，”快客邏輯（QuickLogic）知識(shí)產(chǎn)權(quán)（IP）銷(xiāo)售副總裁安迪·雅羅斯指出，“因此設(shè)計(jì)人員需要審慎規(guī)劃：‘僅在靈活性至關(guān)重要的模塊采用eFPGA。’面積損耗同時(shí)會(huì)影響芯片成本。目前eFPGA的典型應(yīng)用場(chǎng)景是I/O接口靈活性優(yōu)化——畢竟沒(méi)有企業(yè)愿意為了接口升級(jí)而重新流片。例如，當(dāng)新建數(shù)據(jù)中心對(duì)背板接口規(guī)格進(jìn)行調(diào)整時(shí)，企業(yè)無(wú)需重新設(shè)計(jì)ASIC，只需通過(guò)eFPGA即可實(shí)現(xiàn)與不同數(shù)據(jù)中心或背板的兼容對(duì)接。”

此外，eFPGA還能幫助企業(yè)應(yīng)對(duì)未知的技術(shù)需求。“有些需求目前尚不明確，但未來(lái)必然會(huì)出現(xiàn)，”新思科技（Synopsys）移動(dòng)、汽車(chē)與消費(fèi)電子IP產(chǎn)品管理執(zhí)行總監(jiān)赫茲·薩爾表示，“一旦需求明確，企業(yè)就需要快速推向市場(chǎng)；同時(shí)，為保證產(chǎn)品可靠性，芯片還需具備低功耗特性。我認(rèn)為eFPGA適用于部分特定功能場(chǎng)景，但并非萬(wàn)能解決方案。當(dāng)前市場(chǎng)因這些未知需求而充滿不確定性，企業(yè)在做技術(shù)選型時(shí)，必須制定A、B、C三套備選方案，以應(yīng)對(duì)隨時(shí)可能出現(xiàn)的技術(shù)變革。根據(jù)我的觀察，企業(yè)正加快芯片流片節(jié)奏——在移動(dòng)領(lǐng)域，這種策略的落地難度較低，因?yàn)楫a(chǎn)品迭代周期較短；但在機(jī)器人等新興市場(chǎng)，情況則更為復(fù)雜。例如，當(dāng)企業(yè)需要將內(nèi)存標(biāo)準(zhǔn)從低功耗雙倍數(shù)據(jù)率5（LPDDR5）升級(jí)至LPDDR6，或晶圓代工廠將制程節(jié)點(diǎn)從A工藝切換至B工藝，而原工藝已停止供應(yīng)時(shí)，企業(yè)能否快速完成技術(shù)遷移，就成為了核心挑戰(zhàn)。”

內(nèi)存架構(gòu)是區(qū)分可編程邏輯芯片與固定邏輯芯片的關(guān)鍵因素。“專(zhuān)用集成電路（ASIC）可通過(guò)定制化內(nèi)存層級(jí)架構(gòu)，滿足目標(biāo)人工智能工作負(fù)載的需求；而FPGA則憑借靈活性，適用于多樣化應(yīng)用場(chǎng)景，”Rambus公司杰出發(fā)明家兼院士史蒂夫·吳表示，“這種‘通用性與性能’的權(quán)衡會(huì)直接影響芯片效率，尤其是在人工智能模型規(guī)模持續(xù)擴(kuò)大、內(nèi)存帶寬成為性能瓶頸的當(dāng)下，這一矛盾更為突出。”

結(jié)語(yǔ)

在人工智能全面普及、機(jī)器人技術(shù)快速崛起、6G技術(shù)需求日益明確的技術(shù)變革期，可編程性幫助企業(yè)緊跟技術(shù)趨勢(shì)與消費(fèi)需求——即便這意味著要犧牲專(zhuān)用集成電路（ASIC）的部分運(yùn)算效率。

“我喜歡這樣描述當(dāng)前的技術(shù)趨勢(shì)：產(chǎn)品正朝著‘軟件定義、人工智能驅(qū)動(dòng)、芯片賦能’的方向發(fā)展，”西門(mén)子EDA半導(dǎo)體行業(yè)副總裁邁克爾·芒西表示，“軟件的運(yùn)行離不開(kāi)硬件載體，必須依托芯片才能實(shí)現(xiàn)功能。但產(chǎn)品設(shè)計(jì)流程已發(fā)生根本性轉(zhuǎn)變：在傳統(tǒng)模式下，企業(yè)通常先完成芯片開(kāi)發(fā)，再啟動(dòng)軟件開(kāi)發(fā)工作；而如今，產(chǎn)品的大部分功能與特性都由軟件定義，因此軟件開(kāi)發(fā)周期大幅提前。此外，企業(yè)還希望通過(guò)產(chǎn)品上市后的軟件更新實(shí)現(xiàn)商業(yè)變現(xiàn)——簡(jiǎn)言之，就是通過(guò)軟件升級(jí)為產(chǎn)品新增功能、優(yōu)化體驗(yàn)。這就要求企業(yè)在芯片架構(gòu)設(shè)計(jì)階段，就必須統(tǒng)籌規(guī)劃這些需求。”

但硬件必須具備支持軟件迭代的能力。以蘋(píng)果手機(jī)（iPhone）為例：“當(dāng)蘋(píng)果移動(dòng)操作系統(tǒng)（iOS）16發(fā)布后，用戶將其安裝到手機(jī)上，會(huì)發(fā)現(xiàn)手機(jī)體驗(yàn)得到顯著提升——麥克風(fēng)降噪效果更好、拍照畫(huà)質(zhì)更清晰。這些優(yōu)化均依托可更新的軟件與DSP算法實(shí)現(xiàn)。同時(shí)，電池續(xù)航時(shí)間也有所延長(zhǎng)——這是因?yàn)樘O(píng)果通過(guò)軟件調(diào)整了芯片的功耗曲線，并升級(jí)了電池管理系統(tǒng)算法，從而延長(zhǎng)了電池使用壽命。而這一切的實(shí)現(xiàn)，都離不開(kāi)‘產(chǎn)品全架構(gòu)支持軟件更新’的設(shè)計(jì)理念。如今，特斯拉等企業(yè)也開(kāi)始為汽車(chē)提供軟件升級(jí)服務(wù)，為車(chē)輛新增功能——這無(wú)疑為行業(yè)發(fā)展指明了方向。正因如此，企業(yè)正加大對(duì)編譯技術(shù)的投入——畢竟軟件開(kāi)發(fā)進(jìn)程已大幅提前，甚至需要在芯片樣片問(wèn)世前，就啟動(dòng)軟硬件協(xié)同設(shè)計(jì)工作。”

原文：

https://semiengineering.com/programmable-chips-evolve-for-shifting-needs

EETOP創(chuàng)芯大講堂芯片課程推薦