山東
IT之家 1 月 21 日消息，韓媒 ZDNET Korea 今日報道稱，三星電子將在 HBM4 后的定制 HBM 內(nèi)存上延續(xù)“制程優(yōu)勢”策略，提供從 4nm 直到當前最先進的 2nm 的一系列基礎(chǔ)裸片 (Base Die) 解決方案。
IT之家注：臺積電則計劃為定制 HBM 基礎(chǔ)裸片導入 N3P 制程。
▲ 三星電子代表在 IEEE ISSCC 2025 會議上的演講在設(shè)想的方案中內(nèi)存控制器和定制邏輯單元位于基礎(chǔ)裸片上
搭配 HBM 內(nèi)存的高階 AI XPU 芯片正面臨單體芯片理論最大面積（858mm2 的光罩尺寸）限制算力進一步提升的情況，化解這一問題的方式除了多芯片的物理 / 通信互聯(lián)外還包括將部分電路卸載到鄰近的 HBM 基礎(chǔ)裸片上。
由于 HBM 內(nèi)存進入 HBM4 后，HBM Base Die 也采用邏輯半導體制程，因此可承載原應(yīng)由 XPU 主體負擔的電路功能。而 HBM Base Die 工藝越先進，其就越能容納邏輯電路、能效越出色。
內(nèi)部人士表示，三星電子的定制 HBM 基礎(chǔ)裸片解決方案由系統(tǒng) LSI 業(yè)務(wù)新設(shè)立的定制 SoC 團隊負責。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺“網(wǎng)易號”用戶上傳并發(fā)布，本平臺僅提供信息存儲服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
