原子層沉積技術(shù)，至關(guān)重要

公眾號(hào)記得加星標(biāo)??，第一時(shí)間看推送不會(huì)錯(cuò)過。

原子層沉積和混合介電材料如何重新定義人工智能時(shí)代半導(dǎo)體的可靠性和可擴(kuò)展性。

人工智能工作負(fù)載正推動(dòng)半導(dǎo)體設(shè)計(jì)走向一個(gè)全新的階段，傳統(tǒng)的尺寸縮放策略已難以為繼。過去通過縮小晶體管尺寸實(shí)現(xiàn)的性能提升，如今越來越依賴于器件的堆疊、互連和隔離方式。晶體管尺寸縮放仍然重要，但先進(jìn)的器件架構(gòu)已無法滿足數(shù)千瓦級(jí)人工智能系統(tǒng)對(duì)功率密度和帶寬的需求。

其結(jié)果是，人們對(duì)材料的依賴性日益加深，這些材料必須在日益極端的條件下保持電學(xué)、機(jī)械和化學(xué)穩(wěn)定性。薄膜介電層、共形金屬勢(shì)壘和原子級(jí)界面如今在決定功率效率、信號(hào)完整性和長(zhǎng)期可靠性方面發(fā)揮著積極作用。隨著人工智能加速器尺寸和復(fù)雜性的不斷增加，這些薄膜必須在更高的縱橫比、更小的間距、更高的溫度和更苛刻的集成步驟下才能正常工作。

ASM International首席執(zhí)行官Hichem M'Saad表示：“二維尺寸縮小技術(shù)正接近極限，因此器件正在向三維方向發(fā)展。一旦朝這個(gè)方向發(fā)展，就能通過使用新材料獲得更好的性能。”

由此帶來的架構(gòu)轉(zhuǎn)變將材料工程提升至半導(dǎo)體發(fā)展的核心地位。柵極介質(zhì)、刻蝕停止層、襯墊層、成核膜和封裝材料不再被視為被動(dòng)單元工藝。它們會(huì)影響器件性能、互連性能和整體系統(tǒng)特性。實(shí)現(xiàn)高性能越來越需要能夠逐層控制物質(zhì)沉積的沉積技術(shù)。

原子層沉積（ALD）已成為應(yīng)對(duì)這些挑戰(zhàn)不可或缺的技術(shù)，尤其是在前端工藝方面。ALD并非新技術(shù)，但隨著器件尺寸接近薄膜原子數(shù)量成為限制因素的尺度，其重要性也隨之飆升。高介電常數(shù)柵極介質(zhì)、間隔層、襯墊層、成核層和功函數(shù)材料均受益于ALD的埃級(jí)厚度控制。后端互連（BEOL）也采用ALD來制備擴(kuò)散阻擋層、蓋層和刻蝕停止層，這些工藝的縱橫比超過了傳統(tǒng)物理氣相沉積（PVD）或等離子體增強(qiáng)化學(xué)氣相沉積（PECVD）的工藝范圍。

與視線沉積不同，原子層沉積（ALD）的順序表面反應(yīng)能夠使每個(gè)原子層均勻形成，即使在深而窄的結(jié)構(gòu)中也是如此。這種精確性為制造具有特定電學(xué)、機(jī)械或熱學(xué)性能的全新化合物和納米層壓材料開辟了道路。在實(shí)際應(yīng)用中，它使代工廠能夠制造出其他任何方法都無法制造的介電薄膜和阻擋薄膜。

Synopsys公司的研究員Victor Moroz表示：“原子層沉積（ALD）正變得越來越必要，尤其是在全包圍柵極（gate-all-around）技術(shù)中。它通過逐個(gè)原子地構(gòu)建結(jié)構(gòu)，觀察表面反應(yīng)以及下一個(gè)原子的附著方式。你需要調(diào)整化學(xué)性質(zhì)，使扭折位點(diǎn)更具吸引力，從而實(shí)現(xiàn)單層生長(zhǎng)。”

對(duì)于這些結(jié)構(gòu)而言，均勻性不僅僅是便利性，更是基礎(chǔ)。即使原子層沉積（ALD）厚度出現(xiàn)微小變化，也會(huì)影響靜電控制，或引入漏電通路，這些通路會(huì)在數(shù)十億個(gè)晶體管中累積。

“這些結(jié)構(gòu)變得越來越復(fù)雜，” Lam Research旗下Semiverse Solutions的總經(jīng)理Joseph Ervin說道。“三維幾何形狀使得確保薄膜的保形性極具挑戰(zhàn)性。當(dāng)然，你可以搭建并測(cè)試它，但這需要大量的迭代才能成功。我們利用仿真來探索這方面，例如模擬薄膜在結(jié)構(gòu)上的沉積過程以及物質(zhì)在表面的擴(kuò)散方式，從而縮短設(shè)計(jì)周期，更快地找到解決方案。”

“在晶體管層面，共形性至關(guān)重要，”莫羅茲補(bǔ)充道。“相鄰溝道之間只有大約10到11納米的空間，你必須從兩側(cè)共形地沉積介質(zhì)層。這每側(cè)大約需要2.5納米，所以只剩下5到6納米的空間用于金屬沉積。你必須先沉積介質(zhì)層，然后再在這狹小的空間內(nèi)沉積金屬。”

為了達(dá)到如此高的精度，其他沉積技術(shù)正在發(fā)展成為互補(bǔ)的解決方案。“我們可以稱之為濺射外延生長(zhǎng)，”馮·阿登公司半導(dǎo)體和精密光學(xué)副總裁邁克爾·施耐德說道，“圓盤每旋轉(zhuǎn)一周，薄膜厚度就會(huì)增加大約一個(gè)單層，也就是大約0.1納米。這可以極其精確地控制薄膜的厚度。”

濺射外延并不能取代原子層沉積（ALD）用于制備共形結(jié)構(gòu)，但它為需要在大面積范圍內(nèi)實(shí)現(xiàn)均勻應(yīng)力和厚度控制的平面或?qū)ΨQ層提供了一種替代方案。這體現(xiàn)了多種薄膜制備方法如何相互融合，以實(shí)現(xiàn)不同幾何形狀的原子級(jí)均勻性。

原子層沉積（ALD）表面化學(xué)的顯著特點(diǎn)是其自限制表面化學(xué)性質(zhì)。薄膜通過交替的前驅(qū)體脈沖逐層生長(zhǎng)。每個(gè)脈沖都與表面終止位點(diǎn)發(fā)生反應(yīng)，直至完全消耗，從而即使在深而窄的結(jié)構(gòu)中也能實(shí)現(xiàn)極其均勻的沉積。

“摩爾定律目前越來越受到新材料的影響，”M'Saad說道。“沉積新材料的最佳技術(shù)是原子層沉積（ALD），因?yàn)樗哂凶韵拗铺匦裕@使得創(chuàng)新和創(chuàng)造新材料成為可能。”

這種機(jī)制非常適合處理復(fù)雜的幾何形狀，但也帶來了獨(dú)特的工程挑戰(zhàn)。化學(xué)反應(yīng)必須確保表面完全覆蓋，同時(shí)避免不受控制的成核。輕微的污染或不理想的反應(yīng)動(dòng)力學(xué)都可能導(dǎo)致薄膜不連續(xù)，并且這種不連續(xù)性會(huì)隨著每個(gè)循環(huán)而加劇。

“在這樣的厚度下，結(jié)晶度反而會(huì)成為一種缺陷，”莫羅茲說道。“晶界會(huì)成為擴(kuò)散路徑和漏電通道。這就是為什么大多數(shù)高介電常數(shù)材料都保持非晶態(tài)的原因。一旦出現(xiàn)結(jié)晶區(qū)域，它們就會(huì)形成多晶邊界。這些邊界會(huì)成為問題所在，因?yàn)槲廴疚飼?huì)聚集在那里，造成漏電和閾值電壓漂移。”

因此，許多先進(jìn)介電材料都經(jīng)過精心設(shè)計(jì)，使其保持非晶態(tài)。隨著材料領(lǐng)域的不斷拓展，原子尺度建模對(duì)于預(yù)測(cè)表面反應(yīng)和局部鍵合環(huán)境如何影響薄膜生長(zhǎng)變得至關(guān)重要。

Synopsys產(chǎn)品營(yíng)銷總監(jiān)Marc Swinnen表示：“下一步是將這些原子級(jí)模型與更大的系統(tǒng)級(jí)模擬相結(jié)合。當(dāng)能夠?qū)⒊练e動(dòng)力學(xué)直接與電學(xué)和熱學(xué)模擬聯(lián)系起來時(shí)，就實(shí)現(xiàn)了材料、工藝和性能之間的閉環(huán)。”

“實(shí)驗(yàn)?zāi)茏龅膰L試畢竟有限，”Lam公司的Ervin補(bǔ)充道。“虛擬仿真可以讓你探索更大的設(shè)計(jì)空間，而機(jī)器學(xué)習(xí)則能讓這種探索更加高效，”Ervin說道。“你可以獲得更多預(yù)測(cè)結(jié)果，從而更快地找到解決方案。”

隨著人工智能加速器日益復(fù)雜，器件架構(gòu)向納米片和叉狀片層發(fā)展，前端工藝（FEOL）和后端工藝（BEOL）堆疊中使用的材料種類也成倍增加。高介電常數(shù)氧化物、金屬柵極、多層氮化物間隔層、蓋層、刻蝕停止層、低介電常數(shù)層間層（ILD）、超低介電常數(shù)介質(zhì)以及特殊金屬阻擋層，都需要不同的等離子體條件和前驅(qū)體化學(xué)成分。

“1976年ASM在鳳凰城成立之初，半導(dǎo)體領(lǐng)域只有寥寥幾種元素，而且當(dāng)時(shí)還沒有采用原子層沉積（ALD）技術(shù)進(jìn)行沉積，”M'Saad說道。“如今，元素周期表中約75%到80%的元素都被應(yīng)用于半導(dǎo)體領(lǐng)域，并且都是通過ALD技術(shù)沉積的。隨著我們對(duì)ALD技術(shù)的理解不斷加深，以及研發(fā)投入的不斷增加，我們正在開發(fā)出能夠?qū)崿F(xiàn)前所未有的精準(zhǔn)控制的新型薄膜和硬件。”

更豐富的材料選擇帶來了更多可能性，但也增加了集成風(fēng)險(xiǎn)。層間界面可能發(fā)生混合、擴(kuò)散或偶極子形成，從而改變電性能。某些層僅在加工過程中短暫存在，隨后會(huì)因蝕刻或混合而消失。這些挑戰(zhàn)使得早期合作和設(shè)計(jì)階段的協(xié)調(diào)至關(guān)重要。

“關(guān)鍵在于在材料選擇的早期階段就與利益相關(guān)者合作，以確保材料具備所需的化學(xué)和物理特性，”布魯爾科學(xué)公司高級(jí)應(yīng)用工程師阿米特·庫馬爾表示。“在大多數(shù)堆疊特性已經(jīng)確定之后再對(duì)材料進(jìn)行修改，比構(gòu)建材料堆疊系統(tǒng)更具挑戰(zhàn)性。”

實(shí)際上，這意味著材料供應(yīng)商必須與設(shè)備制造商和設(shè)計(jì)團(tuán)隊(duì)緊密合作，預(yù)測(cè)每種薄膜在后續(xù)工藝步驟中的表現(xiàn)。過去可以在開發(fā)后期修補(bǔ)的集成問題，現(xiàn)在必須在概念階段進(jìn)行建模、仿真或補(bǔ)償。模具制造商開始向上游共享更多工藝數(shù)據(jù)，而材料公司則在調(diào)整化學(xué)成分，以確保其在蝕刻、沉積和封裝環(huán)境中的兼容性。

庫馬爾補(bǔ)充道：“與供應(yīng)鏈合作，共同解決材料需求，并圍繞應(yīng)用設(shè)計(jì)材料功能，有助于應(yīng)對(duì)復(fù)雜性。將設(shè)計(jì)工具作為開發(fā)材料解決方案的指導(dǎo)原則，是提高可行性的另一種方法。”

平衡應(yīng)力和保形性

向更薄、更復(fù)雜的疊層結(jié)構(gòu)發(fā)展，對(duì)機(jī)械穩(wěn)定性和薄膜應(yīng)力提出了新的擔(dān)憂。即使是相對(duì)較低的應(yīng)力水平也會(huì)導(dǎo)致結(jié)構(gòu)變形、關(guān)鍵尺寸偏移或影響下游鍵合。隨著介電層變得更薄、化學(xué)成分更多樣化，內(nèi)部應(yīng)力與薄膜成分和沉積方法密不可分。

施耐德說：“在沉積材料時(shí)，不可避免地會(huì)引入薄膜應(yīng)力，這會(huì)導(dǎo)致襯底翹曲。可以通過調(diào)整特定的工藝參數(shù)或使用不同的濺射功率配置來最大限度地減少這種應(yīng)力。另一種策略是通過同時(shí)涂覆襯底背面來補(bǔ)償應(yīng)力，從而實(shí)現(xiàn)幾何平衡并減少變形。”

濺射的定向能量轉(zhuǎn)移使工程師能夠通過等離子體功率、氣體壓力和襯底偏置來操控薄膜的固有應(yīng)力。通過控制這些參數(shù)，可以調(diào)節(jié)薄膜的壓縮或拉伸特性，這對(duì)于防止大尺寸晶圓或多層堆疊結(jié)構(gòu)發(fā)生彎曲至關(guān)重要。在諸如重分布層或晶圓級(jí)蓋層等應(yīng)用中，應(yīng)力平衡方式會(huì)直接影響良率和后續(xù)的對(duì)準(zhǔn)精度。

諸如此類的薄膜應(yīng)力補(bǔ)償策略正成為工藝集成的重要組成部分。一些原子層沉積（ALD）和化學(xué)氣相沉積（CVD）系統(tǒng)現(xiàn)在采用動(dòng)態(tài)等離子體控制或雙面處理技術(shù)，以平衡長(zhǎng)時(shí)間沉積周期中的機(jī)械載荷。工程師們還利用溫度梯度控制和分階段前驅(qū)體注入來調(diào)節(jié)薄膜致密化速率，從而防止層間界面處產(chǎn)生殘余應(yīng)力。

“我們正在模擬這些薄膜如何積累應(yīng)力，以及這種應(yīng)力對(duì)特征層面的影響，”埃爾文說。“當(dāng)你試圖將特征精確到埃級(jí)時(shí)，哪怕是納米級(jí)的偏差都至關(guān)重要。因此，我們正在以極高的精度研究這些影響，以便了解應(yīng)力可能在哪些方面造成問題。”

應(yīng)力與保形性之間的權(quán)衡正成為先進(jìn)封裝和晶體管制造的關(guān)鍵挑戰(zhàn)之一。原子層沉積（ALD）技術(shù)可提供無與倫比的均勻性，但其生長(zhǎng)速率較慢且薄膜密度較高，若堆疊時(shí)未采取適當(dāng)?shù)膽?yīng)力釋放措施，則可能導(dǎo)致薄膜層脆性增加。相比之下，等離子體增強(qiáng)化學(xué)氣相沉積（PECVD）和濺射技術(shù)具有更高的生產(chǎn)效率和更可調(diào)的薄膜柔韌性，但在極端縱橫比下難以保持成分均勻性。

工藝工程師越來越多地將這些方法結(jié)合到混合介質(zhì)疊層結(jié)構(gòu)中，這種結(jié)構(gòu)將無機(jī)和有機(jī)介質(zhì)結(jié)合在一起。低應(yīng)力濺射或PECVD層可在致密ALD阻擋層或高介電常數(shù)介質(zhì)層下方提供機(jī)械緩沖，而背面涂層或襯里膜則可對(duì)稱地分散應(yīng)力。這些策略反映了一種更廣泛的認(rèn)識(shí)——薄膜的可靠性如今不僅取決于電性能，也取決于機(jī)械平衡。

“除了開發(fā)工具本身之外，最大的挑戰(zhàn)在于微調(diào)工藝流程并精確測(cè)量沉積過程中發(fā)生的情況，”馮·阿登公司光伏技術(shù)銷售總監(jiān)丹尼爾·拉達(dá)赫補(bǔ)充道。“我們實(shí)時(shí)監(jiān)控所有過程，以確定何時(shí)停止沉積以及何時(shí)更換材料。隨著特征尺寸的縮小，這種精度變得越來越重要。”

隨著層數(shù)增加和公差窗口縮小，工藝工程師越來越依賴實(shí)時(shí)監(jiān)控、閉環(huán)控制和數(shù)字孿生仿真，以在更大的晶圓表面上實(shí)現(xiàn)所需的原子級(jí)精度。

精度和過程控制

隨著沉積工藝接近原子級(jí)精度，精度取決于對(duì)每個(gè)反應(yīng)進(jìn)行測(cè)量、重復(fù)和校正的準(zhǔn)確程度。自限制反應(yīng)使原子層沉積（ALD）具有固有的穩(wěn)定性，但隨著循環(huán)次數(shù)攀升至數(shù)千次，即使溫度、壓力或前驅(qū)體流量的微小變化也會(huì)在晶圓上造成可測(cè)量的不均勻性。

“代工廠嚴(yán)格把控保形性，因?yàn)楸Ｐ涡匀菀诇y(cè)量，”莫羅茲說。“成分均勻性更難測(cè)量和把控。你無法保證你無法測(cè)量的東西，所以更容易測(cè)量的東西會(huì)更快地得到完善。”

行業(yè)正在通過將傳感器更深入地嵌入工藝流程來應(yīng)對(duì)這一挑戰(zhàn)。先進(jìn)的反應(yīng)器現(xiàn)在可以實(shí)時(shí)監(jiān)測(cè)晶圓上的多個(gè)溫度點(diǎn)、等離子體組分濃度、氣體流速和腔室壓力梯度。這些信號(hào)越來越多地被輸入到機(jī)器學(xué)習(xí)控制系統(tǒng)中，從而能夠在細(xì)微的模式漂移轉(zhuǎn)化為良率損失之前很久就檢測(cè)到它們。

“工具隨時(shí)間推移而發(fā)生的變化是有其物理原因的，”埃爾文說。“在數(shù)字孿生工作中，我們?cè)噲D捕捉實(shí)時(shí)發(fā)生的實(shí)際影響。我們從設(shè)備和我們進(jìn)行的實(shí)驗(yàn)中獲取反饋，并將這些信息帶回仿真空間。”

仿真強(qiáng)化了這些控制措施。利用多尺度模型，工藝工程師可以將原子級(jí)表面反應(yīng)與宏觀薄膜生長(zhǎng)速率聯(lián)系起來，并預(yù)測(cè)腔室動(dòng)力學(xué)將如何影響晶圓邊緣和中心的沉積。

“業(yè)界正在利用原子建模技術(shù)，逐個(gè)原子地構(gòu)建結(jié)構(gòu)，并評(píng)估每個(gè)反應(yīng)位點(diǎn)的行為，”莫羅茲說。“我們可以預(yù)測(cè)在給定的化學(xué)反應(yīng)中，保形性可能在哪些地方被破壞，或者可能出現(xiàn)哪些缺陷。”

在更高層次的抽象層面上，這些見解正被直接集成到電子設(shè)計(jì)自動(dòng)化工具中。介質(zhì)層厚度、界面電荷密度或化學(xué)計(jì)量比的變化可以在工藝設(shè)計(jì)套件 (PDK) 中以統(tǒng)計(jì)方式表示，從而使電路設(shè)計(jì)人員能夠在流片前評(píng)估性能敏感性。

這種類型的變異建模可以直接應(yīng)用于數(shù)字孿生方法。“數(shù)字孿生可以讓你評(píng)估微小的化學(xué)或機(jī)械變化如何轉(zhuǎn)化為可測(cè)量的參數(shù)偏移。當(dāng)你圍繞納米級(jí)公差進(jìn)行設(shè)計(jì)時(shí)，這一點(diǎn)至關(guān)重要，”斯溫寧說道。

界面、可靠性和疊層集成

隨著介質(zhì)疊層變得更薄、更復(fù)雜，決定可靠性的關(guān)鍵因素逐漸從介質(zhì)層本身轉(zhuǎn)移到界面。每個(gè)界面都會(huì)引入晶格間距、電荷分布和熱膨脹方面的潛在不匹配，從而導(dǎo)致分層、腐蝕或隨時(shí)間變化的介質(zhì)擊穿。

“采用原子層沉積（ALD）技術(shù)，薄膜非常薄，因此需要控制界面，”M'Saad說道。“當(dāng)沉積的ALD薄膜薄至5埃時(shí)，界面就顯得尤為重要。我們?cè)诔练e前會(huì)對(duì)表面進(jìn)行預(yù)處理和清潔，以確保良好的附著力并最大限度地減少缺陷。”

ALD逐層沉積的精度使工程師能夠非常精細(xì)地設(shè)計(jì)這些界面。偶極層（通常是鑭或氧化鋁）可以微調(diào)介電層和溝道材料之間的能帶排列，從而在不改變幾何形狀的情況下調(diào)節(jié)晶體管的閾值電壓。

“你可以控制沉積的每一層單分子層，這意味著你實(shí)際上可以設(shè)計(jì)自己的表面，”M'Saad補(bǔ)充道。

表面處理仍然是最關(guān)鍵的步驟之一。天然氧化物、碳?xì)埩艋蚝哿葵u素會(huì)干擾原子層沉積（ALD）的自限制反應(yīng)，導(dǎo)致針孔或覆蓋不完整。設(shè)備制造商正在開發(fā)基于等離子體的清洗和真空轉(zhuǎn)移模塊來應(yīng)對(duì)這些問題，以確保各步驟之間表面終止層的完整性。

“當(dāng)你把材料減薄時(shí)，你會(huì)失去該材料的所有宏觀特性，”布魯爾科學(xué)公司的高級(jí)技術(shù)專家道格拉斯·格雷羅說。“我們現(xiàn)在開始研究只有幾個(gè)分子厚的薄膜，這使得保持其性能更具挑戰(zhàn)性。”

這些分子級(jí)厚度的薄膜更像膜而非固體。它們的熱膨脹系數(shù)、機(jī)械模量和化學(xué)反應(yīng)活性與同種材料的塊體形式截然不同。因此，蝕刻、平坦化和封裝等下游工藝現(xiàn)在必須與薄膜堆疊結(jié)構(gòu)進(jìn)行協(xié)同設(shè)計(jì)，而不是作為沉積后的步驟處理。

由于每一層都會(huì)產(chǎn)生各自的機(jī)械和化學(xué)相互作用，因此長(zhǎng)期可靠性取決于整個(gè)疊層結(jié)構(gòu)在熱循環(huán)和化學(xué)循環(huán)中的演變。低介電常數(shù)聚合物、高密度原子層沉積（ALD）阻擋層和化學(xué)氣相沉積（CVD）氧化物在加熱時(shí)膨脹速率各不相同，如果粘合性和模量沒有得到精確平衡，反復(fù)應(yīng)力會(huì)導(dǎo)致分層。

混合介質(zhì)策略

目前尚無單一沉積技術(shù)能夠滿足所有多功能堆疊器件的需求。邏輯器件、存儲(chǔ)器和先進(jìn)封裝領(lǐng)域的發(fā)展趨勢(shì)是采用混合介質(zhì)集成技術(shù)，將原子層沉積（ALD）用于制備共形種子層，并結(jié)合化學(xué)氣相沉積（CVD）或等離子體增強(qiáng)化學(xué)氣相沉積（PECVD）來增強(qiáng)器件的厚度和機(jī)械強(qiáng)度。

原子層沉積（ALD）與其他薄膜制備方法的互補(bǔ)性正變得越來越明顯。“對(duì)于通孔的保形涂層，磁控濺射有點(diǎn)棘手，因?yàn)樗且环N更定向的工藝，”馮·阿登公司的施耐德說道。“我認(rèn)為在需要極薄且高度保形涂層的情況下，我們無法完全取代ALD，但我們可以對(duì)其進(jìn)行補(bǔ)充。”

馮·阿登的濺射外延生長(zhǎng)方法利用精確的旋轉(zhuǎn)控制，實(shí)現(xiàn)了近乎單層的均勻性。隨著業(yè)界在不犧牲精度的前提下追求更高的生產(chǎn)效率，這些濺射系統(tǒng)正變得越來越重要。對(duì)于擴(kuò)散阻擋層或?qū)щ娚w層等平面層，它們能夠以原子層沉積（ALD）無法企及的速度實(shí)現(xiàn)亞納米級(jí)的精度。同時(shí)，混合堆疊結(jié)構(gòu)結(jié)合了ALD的保形性以及濺射的致密微結(jié)構(gòu)和可調(diào)機(jī)械應(yīng)力。

施耐德補(bǔ)充道：“在沉積材料時(shí)，不可避免地會(huì)引入薄膜應(yīng)力，這會(huì)導(dǎo)致襯底翹曲。可以通過調(diào)整特定的工藝參數(shù)或采用不同的濺射功率配置來最大限度地減少這種應(yīng)力。另一種策略是通過同時(shí)在襯底背面進(jìn)行涂層處理來補(bǔ)償應(yīng)力，從而實(shí)現(xiàn)幾何平衡并減少變形。”

混合介電堆疊結(jié)構(gòu)正變得越來越定制化。ALD 可以提供成核層或阻擋層，然后沉積更厚的 CVD 或 PECVD 薄膜以增強(qiáng)機(jī)械強(qiáng)度，最后用旋涂或等離子體固化聚合物進(jìn)行覆蓋，以實(shí)現(xiàn)平整度和超低介電常數(shù)。

在異構(gòu)集成中，這些組合延伸到重分布層、中介層和封裝級(jí)鈍化層，從而從前端到組裝形成一個(gè)連續(xù)的介電工程。

結(jié)論

隨著半導(dǎo)體制造技術(shù)向新的物理和架構(gòu)領(lǐng)域邁進(jìn)，薄膜介質(zhì)層已成為器件性能和可靠性的關(guān)鍵所在。如今，器件性能不僅取決于晶體管本身的幾何形狀，也同樣取決于介質(zhì)層堆疊的原子級(jí)精度。異質(zhì)集成、高密度互連網(wǎng)絡(luò)以及多千瓦級(jí)人工智能加速器的持續(xù)發(fā)展，對(duì)薄膜的均勻性、保形性和界面穩(wěn)定性提出了前所未有的要求。

原子層沉積（ALD）是這一轉(zhuǎn)變的核心。其自限制反應(yīng)、表面選擇性化學(xué)以及對(duì)極高縱橫比薄膜的涂覆能力，使其成為環(huán)柵晶體管、金屬柵堆疊、內(nèi)間隔層和先進(jìn)阻擋層不可或缺的制造技術(shù)。然而，正是這些賦予ALD強(qiáng)大性能的特性，也使其對(duì)污染、前驅(qū)體純度、反應(yīng)器穩(wěn)定性以及反應(yīng)腔材料完整性極為敏感。隨著薄膜厚度接近物理極限，每一個(gè)原子都變得至關(guān)重要。

PECVD、CVD 和濺射工藝仍然發(fā)揮著至關(guān)重要的作用，尤其是在低介電常數(shù)和超低介電常數(shù)材料的集成中，機(jī)械穩(wěn)定性和生產(chǎn)效率仍然至關(guān)重要。但這些方法越來越依賴于 ALD 層進(jìn)行成核、致密化或保護(hù)，這反映了混合介電策略的更廣泛趨勢(shì)，即結(jié)合多種技術(shù)來實(shí)現(xiàn)單一功能目標(biāo)。

下一階段的規(guī)模化發(fā)展將不再僅僅依賴于更小的尺寸，而是通過對(duì)周圍材料的精心設(shè)計(jì)來實(shí)現(xiàn)。原子層沉積（ALD）和先進(jìn)的介電工藝能夠提供這一轉(zhuǎn)變所需的精度，但也需要供應(yīng)鏈各環(huán)節(jié)前所未有的協(xié)調(diào)配合。隨著人工智能工作負(fù)載的增長(zhǎng)和架構(gòu)的多樣化，介電薄膜將繼續(xù)決定基于其構(gòu)建的系統(tǒng)的速度、穩(wěn)定性和效率。

半導(dǎo)體技術(shù)的發(fā)展通常被描述為晶體管尺寸不斷縮小的故事。但如今，它越來越成為晶體管之間材料發(fā)展的故事。

https://semiengineering.com/every-atom-now-counts-in-advanced-chip-manufacturing/

（來源：編譯自semiengineering）

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn)，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點(diǎn)，不代表半導(dǎo)體行業(yè)觀察對(duì)該觀點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4297期內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時(shí)間看推送

求推薦