清華大學吳華強教授當選IEEE Fellow

本文由半導體產業縱橫（ID：ICVIEWS）綜合

吳華強教授推動了后摩爾時代集成電路新原理器件、計算架構及前沿理論的深入發展。

近日，清華大學集成電路學院吳華強教授當選2026年度電氣和電子工程師學會新晉會士（IEEE Fellow），以表彰他在憶阻器與存算一體技術領域的貢獻（for contributions to resistive random-access memory and compute-in-memory technologies）。

IEEE Fellow 是美國電子電氣工程師學會（Institute of Electrical and Electronics Engineers，簡稱IEEE）授予其會員的最高榮譽，獲得IEEE Fellow榮譽是對個人在電氣與電子工程、計算機、通信等領域所做出的杰出貢獻和專業成就的高度認可，當選人需要對工程科學與技術的進步或應用作出重大貢獻，為社會帶來重大價值，每年僅有不到0.1%的會員能夠獲此殊榮。

吳華強教授現任清華大學黨委常委、副校長。長期從事憶阻器與存算一體芯片技術研究，開展從底層器件到頂層架構協同創新，在國際上率先研制憶阻器多陣列存算一體系統和全系統集成的片上學習芯片，取得一系列特色鮮明的系統性創新成果，推動了后摩爾時代集成電路新原理器件、計算架構及前沿理論的深入發展。

吳華強教授先后主持了國家自然科學基金委重大項目、科技部科技創新2030重點項目等20余項科研項目，以通訊作者發表3篇Nature、Science正刊及近20篇子刊論文，成果多次被列入國際半導體技術路線圖。授權發明專利100余項，多項專利實現成果轉化，為國內憶阻器與存算一體芯片產業化作出重要貢獻。他還擔任IEEE EDS副主席，擔任集成電路領域頂級國際會議IEDM/VLSI的技術委員會委員，在國際上具有廣泛影響力。曾獲國家杰出青年基金、首屆科學探索獎、中國電子學會自然科學一等獎、北京高校優秀共產黨員、北京市有突出貢獻的科學、技術、管理人才等多項獎勵。

基于憶阻器的壓縮感知加速器：邊緣計算新路徑

最近，清華大學唐建石、吳華強團隊在《國家科學評論》（National Science Review, NSR）上發表論文，提出了一種基于憶阻器的壓縮感知加速器（memCS）。基于所研制的128Kb憶阻器芯片，該加速器利用存算一體（CIM）架構高效并行加速矩陣-向量乘法，同時通過結合壓縮感知的數學約束與憶阻器硬件的兼容性，構建了一套軟硬件協同優化框架，解決了憶阻器非理想特性帶來的精度損失問題。

邊緣計算是一種將數據處理、應用程序和計算能力從中心的云服務器遷移到網絡“邊緣”——即更靠近數據源頭（例如物聯網設備、用戶終端）的地方去執行的計算模式。隨著人工智能和物聯網的發展，邊緣端感知設備需要處理飛速增長的感知數據。

壓縮感知技術可以通過亞奈奎斯速率采樣來降低感知設備的硬件開銷，然而數據的重建過程仍受限于處理器和存儲器之間的頻繁數據搬運導致的高能耗與高延時。

128Kb憶阻器芯片的版圖、芯片截面微觀形貌圖，以及憶阻器器件結構

實驗結果表明，在重建精度方面，經過協同優化的memCS實現了31.11 dB的平均峰值信噪比（PSNR）和94.2%的重建圖像分類準確率，接近軟件計算精度，且相較于未優化的基線分別提升了5.15 dB和5.5%；在系統性能方面，與GPU硬件相比，memCS實現了11.22倍的速度提升與30.46倍的能耗降低，展示出其在邊緣計算應用中的優勢。

memCS的邊緣計算性能。（a）壓縮信號與memCS重建信號。（b）壓縮感知重建精度對比。（c）計算延時與能耗的評估結果對比。

該研究為用于邊緣場景的高性能、高能效壓縮感知系統的設計開辟了一條可行的路徑。該項研究工作主要由清華大學集成電路學院完成，碩士生焦云銳與博士生趙涵為論文的共同第一作者，唐建石副教授與吳華強教授為通訊作者，合作者包括清華大學錢鶴教授、高濱教授以及天津大學孫彪教授等。該工作得到了科技創新2030重大項目、國家自然科學基金委、科學探索獎、北京集成電路高精尖創新中心以及清華大學微納加工中心的資助與支持。

*聲明：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯系后臺。