他，ACS Nano副主編，最新Nature?Nanotechnology!

在納米尺度晶體管中，電接觸性能是決定器件整體表現的主導因素。理論上，通過使用功函數接近半導體導帶或價帶的金屬電極，可以大幅降低金屬 -半導體界面的肖特基勢壘高度。然而，當高載流子密度的金屬與半導體接觸時，其電子波函數重疊會在半導體內部產生金屬誘導帶隙態（MIGS），導致界面實際功函數改變，并使肖特基勢壘高度很大程度上與金屬功函數無關，即產生費米能級釘扎效應。雖然利用鉍（Bi）等低載流子密度、低功函數的半金屬電極，已在n型二維半導體上實現了超低接觸電阻，但對于需要高功函數金屬電極的p型二維半導體而言，實現類似的低電阻接觸仍是一個顯著的挑戰。

鑒于此，香港理工大學柴揚院士提出了一種創新性的解決方案：引入具有元素中最高功函數（5.9 eV）的超薄硒（Se）界面層，以有效降低界面肖特基勢壘。關鍵突破在于，該硒層能與金（Au）電極相互作用，誘導能帶雜化，從而將接觸界面從半導體特性轉變為半金屬特性。這種半金屬態在費米能級附近具有低態密度，能夠抑制半導體中有害的MIGS形成。將這種能帶雜化半金屬接觸應用于p型二硒化鎢（WSe?）晶體管，實現了接觸電阻低至540 Ω μm。同時，器件在80納米溝道長度下，獲得了高達430 μA μm?1的飽和導通態電流密度。該方法具有良好的普適性，可擴展應用于其他p型半導體，如黑磷和碳納米管，為納米級p型半導體器件建立低電阻電接觸提供了一條可擴展且可靠的途徑。相關研究成果以題為“Band-hybridized selenium contact for p-type semiconductors”發表在《nature nanotechnology》上。

【高有效功函數的能帶雜化硒接觸】

金屬與半導體接觸時，其能帶對齊會發生變化。界面處的有效功函數（EWF）反映了載流子面對的能壘，它可能與金屬的本征功函數不同。硒本身的高功函數有利于載流子有效注入半導體溝道。通過紫外光電子能譜測量（圖1b）發現，與WSe?接觸時，Au/Se接觸的EWF高達4.50 eV，遠高于Pt、Au和Pd等其他金屬接觸。高EWF有助于降低對p型半導體的肖特基勢壘。雖然Pt和Pd的功函數也較高，但它們費米能級附近的高載流子密度會誘導帶隙態，釘扎費米能級，導致不可忽略的MIGS。如圖1c示意，引入超薄硒層可與相鄰的Au層發生能帶雜化。這種雜化降低了Au/Se在費米能級附近的態密度（DOS），從而減少了半導體溝道中MIGS的形成。X射線光電子能譜（XPS）顯示，與Au接觸后，Se 3d峰向低能方向移動了0.41 eV（圖1d），表明Au對Se的摻雜增加了其電子濃度，導致Se價帶上移。密度泛函理論計算表明（圖1e），Se層在大約0.5 nm厚度內可實現完全雜化并呈現金屬特性；厚度增至1 nm時開始呈現弱的半金屬特性；超過2 nm后，遠離Au側的Se層不再受能帶雜化影響，恢復其本征半導體性質。因此，引入約1 nm厚的Se界面層是實現半金屬接觸并防止MIGS產生的最佳選擇。實驗也證實，Se層過薄難以形成連續膜，而過厚（>5 nm）則弱化雜化效應，導致高隧穿電阻和器件性能下降（圖1f）。

圖 1. 帶雜交 Se 接觸，伴有高 EWF

【采用能帶雜化硒接觸的p型WSe?場效應晶體管】

采用此接觸策略的WSe?場效應晶體管（FET）展現了優異的電學性能。對于溝道長度（Lch）為1 μm的典型器件，其轉移特性曲線顯示出高達10?的開關比以及可忽略的滯回（圖2a），表明其具有良好的開關特性和極低的關態漏電流。輸出曲線在低偏壓下呈線性（圖2b），證實形成了高質量的歐姆接觸。當溝道長度縮小至80 nm時（圖2c，d），器件在Vds = 1 V下的導通態電流密度高達430 μA μm?1。采用傳輸線法（TLM）提取的接觸電阻低至540 Ω μm（圖2f），遠低于使用Pt或Pd接觸的3.3 kΩ μm。通過變溫測量提取的肖特基勢壘高度可忽略不計（在300 K時低于4 meV）。此外，研究還發現三層WSe?器件在導通態電流和關態電流之間取得了最佳平衡。非對稱接觸（一側為Au，另一側為Au/Se）的WSe? FET實驗進一步證明，Au/Se側的接觸電阻顯著低于純Au側。

圖 2. 三層 WSe2 FET（三層電晶體效應晶體）帶雜交 Se 接觸的電學特性

穩定性測試表明，器件在環境中存放一個月后，電學特性幾乎不變。在惰性氣體環境中200°C退火后，性能也未出現明顯退化。XPS分析也證實退火后Se 3d峰依然存在，表明Au/Se接觸具有良好的熱穩定性。
對不同溝道長度（1 μm, 0.6 μm, 150 nm, 80 nm）器件進行的大規模統計分析顯示（圖3及相關附圖），器件間差異極小，且性能隨溝道長度縮放的一致性良好。當Lch縮小至80 nm時，開關比和亞閾值擺幅僅有輕微劣化。這些結果凸顯了能帶雜化硒接觸策略在大規模集成應用中的有效性和可靠性。

圖 3. 三層 Au/Se-WSe2 場效應晶體中帶雜交 Se 接觸的變異性分析

【能帶雜化硒的物理機制】

橫截面像差校正掃描透射電子顯微鏡（STEM）圖像清晰地展示了Au/Se-WSe?結構界面處連續、均勻的硒層（圖4a）。能量色散X射線光譜（EDS）元素分布圖證實了Se在界面處的均勻分布（圖4b），這對于保持界面電學性能的均一性至關重要。DFT計算深入揭示了其物理機制。WSe?與Au/Se接觸后的投影態密度顯示，費米能級位于價帶頂下方，表明形成了勢壘可忽略的p型歐姆接觸。與純Au接觸相比，能帶雜化硒接觸極大地減少了WSe?中的MIGS（圖4c, d）。通過分析靜電勢剖面（圖4e），計算得到Se與WSe?界面處的隧穿勢壘寬度（wt）為1.62 ?，高度（Φt）為3.68 eV，由此得出比隧穿電阻率ρt ≈ 1.74 × 10?? Ω cm2。這一數值與最先進的n型半金屬接觸相當，表明該接觸策略引入的隧穿電阻可忽略不計，確保了空穴能夠高效地隧穿過Au/Se與WSe?之間的界面。

圖 4. 帶雜交 Se 在低電阻接觸中的機制

【p型場效應晶體管的性能基準】

為驗證該接觸策略的普適性，研究將其應用于其他p型半導體，包括黑磷（BP）和碳納米管（CNT）。對于BP FET（圖5a, b），Au/Se接觸將飽和導通態電流密度從Au接觸的8.6 μA μm?1提升至42.7 μA μm?1。對于CNT FET（圖5c, d），性能也有顯著改善。作為對照，將能帶雜化硒接觸用于n型二硫化鉬（MoS?）FET時（圖5e, f），其導通態電流密度（0.8 μA μm?1）低于Au接觸的器件（3.4 μA μm?1）。這是因為Se的高功函數與MoS?的費米能級之間形成了較高的肖特基勢壘，抑制了電子注入，從而反向證明了該策略對p型半導體的特異性優化效果。圖5g，h將本研究WSe? FET的性能與迄今報道的其他p型半導體器件進行了對比。在可比載流子密度下，能帶雜化硒接觸實現了最低的接觸電阻（540 Ω μm）。在導通態電流密度方面，尤其是在短溝道（80 nm）下達到的430 μA μm?1，也優于大多數近期研究工作，凸顯了本方法在提升p型短溝道器件性能方面的卓越有效性。

圖 5. p 型場效應晶體（FET）帶雜交 Se 接觸基準

【總結與展望】

本研究提出了一種利用標準實驗室技術、可擴展且可靠地降低納米級p型場效應晶體管接觸電阻的方法。通過引入能帶雜化硒接觸，利用其半金屬特性有效抑制了金屬誘導帶隙態，同時憑借其高有效功函數顯著降低了肖特基勢壘高度。該策略使p型WSe?晶體管的接觸電阻降至540 Ω μm，在80 nm溝道長度下實現了430 μA μm?1的導通態電流密度，界面比隧穿電阻率（1.74 × 10?? Ω cm2）與最先進的n型半金屬接觸相當。能帶雜化硒接觸的這些獨特優勢，為未來實現高性能、大規模集成的p型場效應晶體管電路提供了一條極具前景的技術路徑。