新型智能芯片有望將計(jì)算能耗降低高達(dá)5000倍

該芯片采用硅電路的標(biāo)準(zhǔn)CMOS技術(shù)制造。

意大利研究人員近日開發(fā)出一款新型智能芯片，有望在高性能計(jì)算系統(tǒng)和數(shù)據(jù)中心中顯著降低能耗，同時(shí)提升計(jì)算速度。這一創(chuàng)新設(shè)備由米蘭理工大學(xué)電子、信息與生物工程系教授丹尼爾·耶爾米尼博士領(lǐng)導(dǎo)的團(tuán)隊(duì)研發(fā)，展示了計(jì)算機(jī)架構(gòu)的全新思路。

研究突顯了模擬存內(nèi)計(jì)算如何通過減少數(shù)據(jù)在內(nèi)存與處理器之間的持續(xù)傳輸，突破現(xiàn)代計(jì)算機(jī)最關(guān)鍵的瓶頸之一。耶爾米尼（亦是該研究的通訊作者）指出：“這款集成芯片證明了在工業(yè)規(guī)模上實(shí)現(xiàn)模擬存內(nèi)計(jì)算這一革命性概念的可行性。”

新型芯片為全集成模擬加速器

科學(xué)家的這項(xiàng)研究屬于由歐洲研究理事會(huì)（ERC）資助的ANIMATE項(xiàng)目（基于先進(jìn)器件技術(shù)的模擬存內(nèi)計(jì)算）。該項(xiàng)目于2022年獲得ERC高級(jí)資助，五年內(nèi)資助金額最高達(dá)290萬美元（約合250萬歐元）。

研究團(tuán)隊(duì)指出，傳統(tǒng)數(shù)字計(jì)算機(jī)的高能耗主要源于計(jì)算過程以及數(shù)據(jù)需要在內(nèi)存與處理單元間反復(fù)傳輸。而存內(nèi)計(jì)算通過在內(nèi)存陣列內(nèi)部直接執(zhí)行計(jì)算，顯著減少了內(nèi)部數(shù)據(jù)流動(dòng)，從而解決了這一效率問題。

ANIMATE項(xiàng)目旨在設(shè)計(jì)器件技術(shù)、電路與系統(tǒng)架構(gòu)，并通過應(yīng)用驗(yàn)證閉環(huán)存內(nèi)計(jì)算技術(shù)。該項(xiàng)目通過國際合作推進(jìn)，參與者包括北京大學(xué)的科研人員。研究基于耶爾米尼前期在閉環(huán)存內(nèi)計(jì)算方面的成果，證明該技術(shù)在實(shí)現(xiàn)更快計(jì)算的同時(shí)，能耗可比數(shù)字系統(tǒng)降低高達(dá)5000倍。

這款新型芯片是一款全集成模擬加速器，能求解線性和非線性方程組。它采用標(biāo)準(zhǔn)CMOS技術(shù)制造，與現(xiàn)有硅基制造工藝兼容。

計(jì)算的未來

該器件采用兩個(gè)64×64的可編程電阻式存儲(chǔ)單元陣列，結(jié)構(gòu)如有序網(wǎng)格，每個(gè)交叉點(diǎn)代表一個(gè)存儲(chǔ)單元。單元基于速度快、穩(wěn)定性高的靜態(tài)隨機(jī)存取存儲(chǔ)器，并結(jié)合集成電阻器實(shí)現(xiàn)多級(jí)電阻編程。同時(shí)，芯片架構(gòu)通過片上模擬元件（如運(yùn)算放大器和模數(shù)轉(zhuǎn)換器）增強(qiáng)功能。由于計(jì)算直接在內(nèi)存內(nèi)部完成，芯片無需依賴外部處理器即可處理復(fù)雜運(yùn)算。

測(cè)試顯示，芯片在精度上與傳統(tǒng)數(shù)字系統(tǒng)相當(dāng)，但功耗更低、計(jì)算延遲更短，且在硅片上占用的面積更小。耶爾米尼在新聞稿中總結(jié)道：“我們正致力于將這項(xiàng)創(chuàng)新應(yīng)用于實(shí)際場景，特別是在人工智能領(lǐng)域，以降低計(jì)算能耗。”

該技術(shù)非常適合人工智能、大數(shù)據(jù)處理和先進(jìn)無線系統(tǒng)等高性能、高能效任務(wù)，潛在應(yīng)用包括機(jī)器人、導(dǎo)航系統(tǒng)、數(shù)據(jù)中心以及未來的5G和6G網(wǎng)絡(luò)。

相關(guān)研究成果已發(fā)表于《自然·電子學(xué)》期刊。

如果朋友們喜歡，敬請(qǐng)關(guān)注“知新了了”！