SK海力士將展示14.4Gbps LPDDR6內存，三星升級至12.8Gbps

IT之家 2 月 13 日消息，韓國兩大存儲廠商 SK 海力士與三星電子計劃在 2026 年國際固態電路會議（ISSCC 2026）上展示下一代 LPDDR6 低功耗內存方案。

根據已公布信息，SK 海力士將推出 16Gb 的 LPDDR6 模組，單引腳傳輸速率達 14.4Gbps；三星則將展示 16Gb、12.8Gbps 的 LPDDR6 產品，較其在 CES 2026 上公布的 10.7Gbps 版本進一步提升。

IT之家注：ISSCC 2026 將于 2 月 15 日至 19 日在美國舊金山舉行。

SK 海力士的 LPDDR6 產品采用 1c（1γ）制程節點制造，為公司第六代 10nm DRAM 工藝。

其 14.4Gbps 的速率對應 JEDEC 規范中 LPDDR6 的最高速檔，意味著 SK 海力士在標準頻率范圍內已接近“跑滿”，并引發外界對未來可能出現更高頻 LPDDR6X 等超頻版本的聯想。

相比之下，三星 16Gb LPDDR6 速率為 12.8Gbps。三星本代產品采用 12nm 制程，略次于 SK 海力士的 10nm 級別，但三星強調其新一代 LPDDR6 相較前代 LPDDR5X 可實現 21% 的能效提升。此外，三星 LPDDR6 使用 NRZ 信號進行 I/O 傳輸，并采用 12DQ 子通道架構。

除了速率與制程差異外，LPDDR6 標準本身也引入了多項關鍵特性。其中最受關注的是“行激活計數追蹤”（row activation count tracking）機制，為 DRAM 標準首次引入該能力，可由控制器與內存芯片共同監測行激活次數，以更直接地對抗 RowHammer 攻擊，而不再僅依賴以刷新為主的緩解手段。

此外，LPDDR6 還將元數據直接嵌入數據包中，而無需再使用專用引腳，從而支持更完整的芯片內與鏈路級糾錯能力，包括單比特糾錯與多比特檢測。

在功耗方面，LPDDR6 支持跨三條電壓軌的動態電壓頻率調節（DVFS），相比 LPDDR5 的兩條電壓軌進一步擴展；同時還提供新的效率模式，可在提升器件密度的同時降低 I/O 功耗。