北京
已上傳知識庫-行業報告文件夾：首頁私信“知識庫”免費獲取
從 “芯片無處不在” 到 “人工智能無處不在”，生成式 AI 將催生巨大價值，同時驅動社會經濟多領域變革。
全球數據中心和邊緣 AI 需求將大幅增長，2030 年占 SEMI 需求比重超 40%
芯片封裝晶體管數量仍遵循每兩年翻倍的摩爾定律，2030 年有望突破萬億晶體管。
生成式 AI 推動高性能計算能力增速遠超摩爾定律，2030 年 AI 將主導數據中心需求。
高性能計算（HPC）的實現伴隨巨大能源消耗，成為行業發展的關鍵瓶頸。
HPC 的擴展性無上限，但必須解決成本和能源消耗兩大核心挑戰。
ASML 通過 EUV 技術擴展，實現 2030 年晶體管印刷成本降低超 3.5 倍，同時減少環境影響。
ASML 通過多維度技術優化，實現更高晶體管密度、更低成本及環境影響。
EUV 技術歷經 30 年發展迭代，已具備支撐未來十年半導體技術演進的能力。
光刻技術 roadmap 持續推動單位晶體管成本下降，EUV 技術優勢逐步擴大。
高 NA EUV 技術為 2D 邏輯芯片設計提供更高自由度，實現成本降低與工藝簡化。
高 NA EUV 技術支持 1.5D/2D 先進設計，滿足 7 納米節點 17 納米間距的尖端需求。
2020 至 2039 年，邏輯金屬間距從 28 納米縮小至 10 納米以下，邊緣放置誤差（EPE）從 5.8 納米降至 3 納米以下，體現了光刻技術精度對晶體管縮放的核心支撐作用。
2030 年后，當間距需求低于 16 納米時，0.75NA（Hyper NA）技術將成為新的突破方向。
EUV 光源功率持續提升，已實現 740W 演示，未來有望突破 1000W。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
