PCB工程師要失業？首臺AI設計計算機問世！只需提供原理圖，剩下的交給AI

Quilter 公司借助人工智能設計出一臺功能完備的類 Unix 計算機，將原本需要一個季度的印制電路板（PCB）設計周期壓縮至短短一周。

Quilter是一家專注于電子設計物理驅動型人工智能技術的企業，該公司近日發布了“速通計劃”（Project Speedrun）。這一項目充分驗證了人工智能驅動的設計工具，能夠大幅縮短傳統 PCB 的研發周期。在演示過程中，一名工程師僅依靠Quilter的物理驅動型人工智能平臺，歷時不到一周，便完成了一套雙板 Linux 計算機從原理圖繪制到可投產版圖設計的全流程工作。

速通計劃

Quilter表示，速通計劃打造的計算機，是全球首款由人工智能自主設計的計算機。

該計算機以恩智浦（NXP）i.MX 8M Mini 處理器為核心，整套系統包含兩塊電路板，集成元器件共計 843 個。在首次開機測試中，設備便成功啟動并加載了 Debian 操作系統。傳統流程中需要耗費數月的元器件布局、線路布線與設計迭代工作，在該項目中僅需極少人工干預即可完成。

物理驅動型人工智能：PCB 設計領域的范式革新

速通計劃的核心是Quilter自研的物理驅動型人工智能引擎。該引擎將 PCB 版圖設計視作約束優化問題，而非基于規則的自動化任務。在元器件布局與布線階段，系統會同步評估信號完整性、電源完整性、熱特性及電磁耦合情況，而非依賴預設的布局啟發算法，或是在布線完成后再進行后期修正。

人工智能引擎會篩選出所有可行的設計方案，并以圖形用戶界面（GUI）形式呈現。

這一機制使得電氣約束從版圖設計初期，就能對物理層面的設計決策產生影響，而不是等到布線完成后才進行合規性驗證。本次驗證設計以恩智浦 i.MX 8M Mini 處理器為核心，該處理器兼具高速 DDR 接口、高密度電源分配需求與混合信號外設。最終落地的方案采用雙板架構，集成了 843 個元器件，涵蓋存儲模塊、各類接口及配套無源器件。

Quilter的平臺可自動完成元器件分組、引出線布線、阻抗受控走線及電源層拓撲設計，同時滿足標準制造流程對可制造性的各項約束要求。

自動化技術加速研發進程

本次演示的一大亮點，在于設計過程中人工干預的需求極低。在導入初始原理圖并定義設計約束后，人工智能生成的PCB版圖僅需經過少量人工審核與微調，即可進入投板環節。在速通計劃中，配套的候選方案工具可將大量潛在設計配置，系統性地篩選為數量可控的可行方案集。這些“候選方案” 涵蓋了特定的拓撲結構、布線方式與約束條件組合，切實具備滿足性能要求的可行性。

演示結果顯示，該套電路板首次開機即成功啟動 Linux 系統。從工作流程角度來看，速通計劃驗證了：在PCB版圖生成環節直接融入物理特性感知能力，能夠減少復雜嵌入式系統的設計迭代次數，提升一次流片成功率。

基于AI 的 PCB 設計能否適用于高速電路設計場景？

盡管速通計劃證明了人工智能輔助 PCB 設計在縮短研發周期方面的巨大潛力，但也凸顯出人類專業經驗仍不可或缺的應用場景。對于習慣通過人工方式掌控布局與布線決策的團隊而言，將Quilter這類工具整合到現有設計流程中，需要建立一套標準化的應用規范。

使用Quilter平臺的工程師，僅耗時 38.5 小時完成了這套雙板系統的后期優化工作 —— 其中主板優化耗時 12 小時，而傳統人工設計的同類工作預計需要 238 小時；系統級模塊（SOM）優化耗時 26.5 小時，傳統人工設計則需 190 小時。也就是說，38.5 小時的人工投入，取代了原本預計 428 小時的人工工作量。

隨著設計向更高速率領域拓展，這些挑戰將愈發凸顯。更高的傳輸速率對應更嚴苛的時序裕量與先進電源完整性要求，需要研發人員開展嚴謹的設計評審，并結合領域專屬經驗做出判斷。高速電路設計的難點在于，隨著數據速率提升，性能裕量會急劇縮減，導致信號傳輸路徑的容錯空間大幅壓縮。損耗、串擾、阻抗不連續性及電源完整性等問題，原本屬于次要考量因素，如今已成為首要設計約束條件。

在高速場景下，細微的版圖設計決策，都可能對眼圖張開度、信號抖動及系統整體可靠性產生顯著影響。隨著“速通計劃” 這類人工智能驅動的版圖設計工具不斷成熟，其長期價值不僅取決于研發效率的提升幅度，更在于能否在適配下一代接口技術的同時，與成熟的驗證流程保持兼容。

原文

https://www.allaboutcircuits.com/news/for-the-first-time-ai-designs-computerin-less-than-a-week

邀請函(報名倒計時)