動態表面碼為量子糾錯開辟新途徑

我們展示了用于量子糾錯的新型動態電路的運行結果，這些電路超越了靜態電路，使用更少的耦合器，消除相關錯誤，并利用不同類型的量子門。

量子糾錯的重要性

量子糾錯（QEC）對于實現有用量子算法所需的超低錯誤率至關重要。在谷歌量子AI，我們的量子處理器使用由小型超導電路構建的物理量子比特，這些比特容易受到噪聲影響。量子糾錯允許我們將眾多物理量子比特組合成邏輯量子比特，這些邏輯量子比特對噪聲具有魯棒性。

2024年12月，我們宣布在Willow量子處理器上的糾錯操作已低于閾值，這意味著隨著物理量子比特數量的增加，邏輯量子比特對錯誤的魯棒性呈指數級增長。該演示利用了表面碼進行高性能量子糾錯。在該表面碼的運行過程中，我們采用了靜態電路，即重復執行單一一致的底層物理操作集來測量和糾正錯誤。這些靜態電路雖然有助于在具有完全良品率的設備上實現量子糾錯，但限制了避免"失效"的能力——即量子比特或耦合器的故障。

今天在《自然物理學》最近發表的"動態表面碼演示"一文中，我們興奮地報告了使用動態電路運行的表面碼的實驗演示。與靜態電路不同，這些動態電路通過在不同電路構造之間交替來檢測錯誤，這在門類型、連接性和相關錯誤抑制的選擇方面提供了更大的靈活性。使用動態電路使我們能夠回避超導量子比特面臨的一些重大挑戰，如泄漏到計算子空間之外、硬件布局約束和量子比特失效。

量子糾錯的核心原理

量子糾錯的核心原理是標記物理錯誤，同時不破壞底層邏輯量子信息的穩定性。量子糾錯電路包含可以將物理錯誤定位到"檢測區域"的測量，該區域包含在幾個量子糾錯周期內的少數量子比特。換句話說，當錯誤被標記時，檢測區域指定該錯誤可能發生的位置和時間。通過組合許多重疊的檢測區域，我們可以縮小物理錯誤的位置并防止對邏輯量子信息的任何影響。在標準表面碼電路中，這些檢測區域形成方形拼貼。

糾錯電路在時空中變形這些檢測區域。在標準碼中，檢測區域拼貼總是回到其起始點。在動態碼中，檢測區域的拼貼每個周期都會改變。如下所述，我們演示了三種具有檢測區域周期性重新拼貼的新電路：六邊形、行走和iSWAP。這三種電路各自解決了量子糾錯中的獨特挑戰：六邊形電路減少耦合器數量，行走電路限制非計算錯誤，iSWAP電路允許使用非標準的雙量子比特糾纏門。這些演示共同為各種動態電路打開了大門，包括避免失效的電路。

六邊形電路減少耦合器需求

在我們的Willow架構中，每個物理量子比特與其四個最近鄰連接，形成方形晶格。這種連接安排允許相鄰量子比特之間的門操作，但也引入了設計約束，如控制量子比特間耦合器所需的額外線路開銷。相反，在六邊形晶格上實現糾錯將允許每個量子比特僅與三個鄰居連接而不是四個，從而簡化這些大型芯片的設計和制造過程，并提高硬件性能。

為了實現每個量子比特只需三個耦合器的糾錯，我們利用了具有兩種不同糾錯周期類型的動態電路。兩種周期類型都利用每個量子比特的三個耦合器，其中一個耦合器在周期內被使用兩次。結果是一個具有動態重疊檢測區域的量子糾錯電路，仍可用于三角測量錯誤，但每個量子比特只需要三個耦合器。

我們在具有方形連接的Willow處理器上評估了這種三耦合器糾錯電路。為了測量六邊形碼，我們關閉了所有未使用的耦合器，以模擬六邊形連接的性能。我們發現，隨著碼距離從3擴展到5，邏輯錯誤率改善了2.15倍，與我們去年里程碑實驗中展示的在相同硬件上運行的傳統靜態電路的性能相匹配。

我們的發現證明了構建六邊形量子比特晶格進行量子糾錯的可行性，這是我們在仿真中徹底研究的設計空間。通過采用六邊形晶格，我們可以顯著降低選擇量子比特和門頻率的優化算法的復雜性。這種簡化導致模擬錯誤抑制因子提高15%，展示了設計每個量子比特具有三個耦合器而不是四個的處理器所釋放的新穎能力。

行走電路消除相關錯誤

雖然量子比特基本上由其兩個量子態|0?和|1?定義，但我們的物理超導電路具有計算或糾錯中未使用的附加高能態。當量子比特逃逸到這些高能態時——這種現象稱為泄漏——它可能誘發相關錯誤，降低量子糾錯的效率。我們可以使用泄漏重置技術在測量量子比特上消除這種泄漏，并且已經證明可以使用稱為數據量子比特泄漏消除（DQLR）的特殊門序列在數據量子比特上消除泄漏。然而，這種DQLR將新門引入電路，增加了復雜性和可能錯誤的額外來源。

使用動態電路，我們可以實現一種電路，該電路周期性地交換"數據"和"測量"量子比特的角色。這樣，應用于測量量子比特的簡單泄漏重置現在可以應用于所有量子比特，而無需在量子糾錯周期中添加任何額外門。我們稱這種量子比特的周期性交換為行走電路，因為它允許邏輯量子比特在設備上移動，在過程中來回擺動。

我們展示了行走電路如何減少由泄漏引起的額外相關錯誤。繪制的點表示被許多周期分離的檢測器如何相關，較低的值表示較少的相關錯誤。在我們的標準電路中，這些相關性持續長達40個周期。通過使用行走（綠色），我們將這些相關性顯著降低了一個數量級以上。此外，這種抑制水平與我們使用DQLR技術的標準表面碼相匹配。

iSWAP電路擴展門選擇

在傳統的表面碼糾錯電路中，使用受控Z（CZ）門來糾纏數據和測量量子比特。然而，在我們最近的可驗證量子優勢演示中，我們使用了一種不同類型的量子門，稱為iSWAP門。該iSWAP門交換量子比特狀態，同時也執行受控Z（CZ）操作。與CZ門不同，iSWAP門不依賴于非計算狀態來實現。因此，iSWAP門產生較少由泄漏引起的相關錯誤。

iSWAP門的優越特性提出了一個問題：iSWAP門能否用于量子糾錯而不是CZ門？如我們之前的理論工作所示，iSWAP門可以在動態電路中用于實現表面碼的糾錯。我們在Willow超導處理器上演示了這樣的電路，實現了1.56的強錯誤抑制因子。這種性能略低于使用CZ門的標準電路，因為我們的設備是為CZ門糾錯而設計和優化的，但我們對這種iSWAP碼的演示確認了iSWAP門在糾錯中的可行性，為未來針對該門優化的設備設計鋪平了道路。

動態電路的廣闊前景

我們的糾錯演示證明動態電路是實現容錯的可行方法。通過放松連接約束和擴展可行的門集，動態電路為協同設計量子硬件和糾錯協議開辟了新途徑。這些動態電路的一個顯著優勢是它們能夠規避我們量子糾錯碼中的"失效"，這是某些量子比特或耦合器經歷故障的現象。

這些演示，加上我們最近在Willow架構上的色碼操作，牢固確立了超越傳統靜態表面碼模型的糾錯的可行性。我們的結果使我們更接近下一個里程碑：錯誤率低于每百萬次糾錯周期一個錯誤的長壽命邏輯量子比特。

Q&A

Q1：動態表面碼相比靜態電路有什么優勢？

A：動態表面碼通過在不同電路構造之間交替來檢測錯誤，提供了更大的靈活性，包括使用更少的耦合器、消除相關錯誤、利用不同類型的量子門，并能夠回避超導量子比特面臨的重大挑戰，如泄漏、硬件布局約束和量子比特失效。

Q2：六邊形電路如何減少硬件復雜性？

A：六邊形電路允許每個量子比特僅與三個鄰居連接而不是四個，從而簡化大型芯片的設計和制造過程。通過采用六邊形晶格，可以顯著降低優化算法的復雜性，模擬錯誤抑制因子提高15%，同時保持與傳統靜態電路相匹配的糾錯性能。

Q3：行走電路是如何解決量子比特泄漏問題的？

A：行走電路通過周期性地交換"數據"和"測量"量子比特的角色，使應用于測量量子比特的簡單泄漏重置技術現在可以應用于所有量子比特，無需在量子糾錯周期中添加額外門。這種方法將時間相關錯誤降低了一個數量級以上。