美滿電子、聯發科，英特爾EMIB迎來新客戶？

本文由半導體產業縱橫（ID：ICVIEWS）綜合

英特爾EMIB正成為臺積電CoWoS值得考慮的替代選項。

據報道，臺積電 CoWoS 先進封裝產能持續緊張催生“平替”需求，在這一背景下Marvell 美滿和聯發科考慮將英特爾的 EMIB 先進封裝納入 ASIC 芯片設計的可選項中。

一方面，臺積電目前暫無法大規模提升先進封裝產能；另一方面，美國客戶希望實現全產業鏈的在美生產，但臺積電和上下游暫無可用的在美后端產能。因此英特爾的 EMIB 正成為值得考慮的替代選項。

此外，蘋果、博通和高通也可能很快成為英特爾晶圓代工業務的客戶。三家公司招聘信息顯示，招聘封裝工程師的關鍵要求之一是掌握英特爾 EMIB（嵌入式多芯片互聯橋封裝）技術，這表明這些公司急于招聘熟悉英特爾 EMIB 技術的工程師，助力下一代產品設計。

業內分析認為，這代表英特爾的封裝技術將進入手機SoC、AI ASIC客戶考慮范圍。臺積電CoWoS仍是AI GPU與HBM封裝首選，因其廣泛應用在英偉達H100/200、GB200以及AMD MI300系列，同時將左右全球AI芯片的出貨節奏。但另一方面也造成其他業者產能受到排擠，先進封裝產能維持供不應求狀態。在此情況下，英特爾EMIB技術成替代方案。

英特爾先進系統封裝及測試的技術組合，包括 FCBGA 2D、FCBGA 2D+、EMIB 2.5D、EMIB 3.5D、Foveros 2.5D & 3D 和 Foveros Direct 3D等多種技術。其中，EMIB 技術系列在芯片互連領域取得了重要突破。2.5D 版本采用的嵌入式硅橋技術，其最小線寬 / 線距達到 10μm / 10μm，互連密度提升至 1500 個連接點 / mm2。3.5D 版本通過硅通孔 (TSV) 技術實現垂直互連，通孔直徑控制在 5μm，深寬比達到 10:1，支持最多 4 層芯片的立體堆疊。

相較CoWoS以硅中間層作為基底，EMIB采局部硅橋嵌入，具備更佳成本效率與設計彈性，適合客制化ASIC、Chiplet與AI推理芯片。業內分析猜測，英特爾正瞄準先進封裝生意，不排除未來接受客戶從臺積電制造之裸晶（Die）進行后續封裝。

英特爾EMIB自2017年即進入量產，已經過市場驗證，另外，能支持異質芯片（Die）組合，這意味著高度客制化的封裝，而本土生產更遠大于成本考量，很適合做為銜接臺積電亞利桑那州廠后續出海口。知情人士透露，今年美系晶圓代工大廠積極接洽，并提出只要通過臺系晶圓代工認證，即可簡化相關驗證流程。相較于臺廠的降價壓力，英特爾反而能給予更優的價格。

蘋果、高通皆有動作英特爾2.5/3D先進封裝都是選項

半導體供應鏈人士表示，確實以蘋果和高通的云端AI芯片技術需求來說，一個應是以自己的云端ASIC為主，另一個則是鎖定Tier 2的AI加速卡產品，確實都不一定要用到CoWoS，更具成本效益的EMIB，或許還能為其帶來更好的效益。而其他ASIC的方案，如果是針對運算要求相對低一些的推論應用，EMIB確實也可以支援。

雖然部分半導體業界人士認為，EMIB技術是為了掩蓋英特爾在晶圓電路設計能力的不足，將部分運算需求轉移到載板端的做法，但EMIB確實是個發展相對成熟且有一定實績的技術，要用來支援一些比較緊急，需要在短時間內完成設計到量產的Tier 2方案，確實是做得到的。

在現今ASIC與二線AI運算芯片越來越強調性價比的大環境下，EMIB是有一些優勢存在。 IC設計相關人士表示，和英特爾針對EMIB進行合作測試的人士有在增加的趨勢，當然短時間或許還不會有什么很大的出貨量，但放眼長期，如果合作的成效不錯，2.5D的EMIB，甚或是3D封裝的Foveros制程，都有機會穩定接到一些訂單。

前段投片臺積電、后段找上英特爾并非不可能任務

供應鏈人士強調，目前市場上在傳的做法，都是要整合臺積電的晶圓代工前段制程，和英特爾的EMIB后段制程，要將兩者整合在一起，確實還需要花點心思。

但對于英特爾來說，考量到其晶圓代工服務目前還沒辦法說服這些領先大廠，先從后段先進封裝的服務開始做，不失為切入AI芯片供應鏈的一個方式。

畢竟CoWoS產能供不應求的這個時間窗口，可能只是暫時的，如果沒能把握這個機會爭取一些方案來練兵，未來這個先進封裝替代方案的生意，就會直接被Amkor或日月光投控、矽品等傳統封測代工（OSAT）人士瓜分掉。

*聲明：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯系后臺。