國產香山團隊DDR4內存控制器IP白楊發布并開源

IT之家 2 月 3 日消息，香山團隊今日宣布開源其內存控制器 IP，代號“玉泉”。其中，DDR4 控制器 IP 代號為“白楊”。這對于香山處理器項目及其內存子系統研究具有里程碑式的意義。

香山開源處理器核目前已快速演進至第三代（“昆明湖”），其內存訪問路徑持續升級，各級緩存（L1-L2-L3）的架構與性能也在不斷優化。

然而，作為連接處理器與內存的關鍵部件，內存控制器在開源生態中仍處于相對“簡單”（“dumb”）的狀態。它的性能優化直接影響處理器核所能發揮的性能上限，但當前缺少與處理器架構進行聯合優化的創新方案，國內外現有的開源項目也未能滿足對高性能內存控制器 IP 的需求。

香山團隊表示，內存控制器 IP 主流市場被少數幾家供應商壟斷，授權費用極其昂貴，例如一個 DDR5 IP 的單項目授權費可能高達 80 萬至 150 萬美元（IT之家注：現匯率約合 556.2 萬至 1042.8 萬元人民幣）。同時，這些 IP 包含大量可配置參數，開發與調試門檻高。

• Synopsys：提供 DDR4/DDR5/LPDDR5/HBM 等 IP 授權
• Cadence：提供 LPDDR6/5X /HBM4 等 IP 授權
• Alphawave：提供 HBM3/UCIe/ CXL 等 IP 授權
• Rambus：提供 DDR3/DDR4/GDDR6/HBM3 等 IP 授權
• ARM / 英特爾 / 高通：通常將內存控制器作為芯片組的一部分提供，需購買其芯片獲取

現在，香山采用的流片方案是使用商用 DDR4/DDR5 內存控制器 IP。然而，對于香山處理器生態而言，這種流片方法存在一些問題：

• 成本高昂：先進工藝節點的 DDR5 IP 授權費用極其昂貴。
• 優化困難：難以結合香山處理器核獨特的訪存特征進行針對性優化。商用 IP 動輒數百個的可配置參數，也缺乏科學的設計空間探索方法來進行有效調優。

針對上述挑戰，“白楊” IP 在設計之初就設定了明確目標：填補從一般性開源 MC IP 到可供開源生態自主演進的高性能 MC IP 之間的技術鴻溝。其設計方案通過將問題分解、融合、提煉，可以將七個待解決難點轉化為四項研究問題，即 MC 支持參數化、可配置，支持模塊化分解和復用，支持動態刷新、動態調度、緩存、預取等高級特性，支持 DFIx、AXI4 等總線協議。

“白楊” IP 采用模塊化、可配置的架構設計。除了實現內存控制器的基本功能外，還集成了多項高級特性：

• 軟件可配置：通過 APB 接口，軟件可以訪問和配置內存控制器內部的寄存器，從而靈活支持各種 DDR 配置。
• 時序與調度解耦：將 DDR 時序邏輯與事務調度器（Scheduler）解耦。這種設計使得調度器邏輯可以在不同的 DDR 配置中復用，提高了設計靈活性和可維護性。
• 高級功能模塊：集成了動態刷新、智能調度、緩存及預取等高級功能模塊，顯著提升了內存控制器的性能。

目前，“白楊” IP 已取得重要的階段性成果。在功能方面，該團隊已經在帕拉丁（Palladium）硬件仿真平臺上，成功將“白楊”與香山第三代“昆明湖”處理器核集成，并正常啟動了 Linux 操作系統及其他測試應用，證明了其功能的正確性與穩定性。

在性能方面，集成了“昆明湖”核與“白楊”內存控制器的系統，在 SPEC CPU2006 基準測試中取得了超過 14 分 / GHz 的成績，性能水平已接近商用內存控制器 IP。

IT之家附開源地址如下：